一种半导体器件的终端结构及其制备方法与流程

本发明实施例涉及半导体，尤其涉及一种半导体器件的终端结构及其制备方法。

背景技术：

1、横向变掺杂(variation of lateral doping，vld)终端是中、高压功率器件中最常见的终端之一，通过在器件边缘部分注入一块杂质浓度渐变的区域，能够有效扩展耗尽区、缓解电场集中，使器件表现出更好的阻断性能。

2、图1是相关技术中提供的一种硅基终端结构与其对应的表面电场分布示意图，其中线段ef与线段gh互相垂直，且线段gh过i点；参考图1，传统硅基的vld终端由于注入剂量和高温退火工艺设置不当，实际掺杂推结后形成的横向变掺杂区6的底部边界线f1呈现出波浪形，即杂质浓度分布呈现出波浪形，偏离平滑的理想边界线f2；当vld终端结构处于刚好完全耗尽状态时，vld终端存在最大耐压；但是由于掩膜版下杂质分布的凹陷位置杂质浓度较低，使得凹陷位置处于过度耗尽状态，凹陷位置中的j点会存在较大的表面电场峰值emax1，较大的表面电场峰值容易造成表面漏电通道的形成，从而造成漏电流增大，降低终端耐压水平，影响了器件的可靠性。

技术实现思路

1、本发明实施例提供了一种半导体器件的终端结构及其制备方法，以降低表面电场峰值，提高器件的可靠性。

2、根据本发明的一方面，提供了一种半导体器件的终端结构，包括：

3、衬底；

4、第一导电类型外延层，位于所述衬底的一侧；其中，所述衬底包括主结区和终端区，位于所述主结区的第一导电类型外延层远离所述衬底一侧的表面包括第二导电类型的主结，位于所述终端区的第一导电类型外延层远离所述衬底一侧的表面包括第二导电类型的变掺杂区；

5、介质层，位于所述变掺杂区远离所述衬底的一侧；

6、其中，在所述主结区指向所述终端区的方向上，所述变掺杂区靠近所述衬底一侧的表面包括多个向远离所述衬底的方向凹陷的凹陷部，所述介质层中包括多个间隔设置的电荷区；至少一所述凹陷部在所述介质层上的垂直投影位于所述电荷区中；所述电荷区用于降低所述凹陷部上方的表面电场。

7、可选的，每一所述凹陷部在所述介质层上的垂直投影位于一所述电荷区中；所述凹陷部与所述电荷区一一对应。

8、可选的，所述第一导电类型外延层的导电类型为n型；所述主结和所述变掺杂区的导电类型为p型；所述电荷区为负电荷区；

9、或者，所述第一导电类型外延层的导电类型为p型；所述主结和所述变掺杂区的导电类型为n型；所述电荷区为正电荷区。

10、可选的，所述电荷区中注入有带电荷的重离子；所述重离子包括原子序数大于第一预设值的原子。

11、可选的，位于终端区的第一导电类型外延层包括多个子区；所述多个子区在所述主结区指向所述终端区的方向上依次排列；

12、其中，所述子区包括第一子区和第二子区；所述变掺杂区中掺杂的离子从所述第一子区远离所述衬底一侧的表面注入，并从所述第一子区向所述第二子区扩散；所述凹陷部位于所述第二子区，所述凹陷部对应的电荷区的宽度与所所述凹陷部所在的第二子区的宽度相等。

13、可选的，沿着所述主结区指向所述终端区的方向，所述多个子区中的所述第一子区的宽度依次减小，所述第二子区的宽度依次增大；所述多个子区的单位体积内的掺杂离子量依次降低。

14、可选的，所述半导体器件的终端结构还包括：

15、第一电极，位于所述衬底远离所述第一导电类型外延层的一侧；

16、第二电极，位于所述主结远离所述衬底的一侧。

17、根据本发明的另一方面，提供了一种半导体器件的终端结构的制备方法，用于制备本发明任一实施例所述的半导体器件的终端结构；包括：

18、提供衬底；

19、在所述衬底的主结区和终端区形成第一导电类型外延层；其中，所述衬底包括所述主结区和所述终端区；

20、在所述第一导电类型外延层远离所述衬底一侧的表面形成第二导电类型的变掺杂区和主结；其中，所述主结位于所述主结区，所述变掺杂区位于所述终端区；在所述主结区指向所述终端区的方向上，所述变掺杂区靠近所述衬底一侧的表面包括多个向远离所述衬底的方向凹陷的凹陷部；

21、在所述变掺杂区远离所述衬底的一侧形成介质层，并在所述介质层中形成多个间隔设置的电荷区；至少一所述凹陷部在所述介质层上的垂直投影位于所述电荷区中；所述电荷区用于降低所述凹陷部上方的表面电场。

22、可选的，所述变掺杂区包括多个子区；所述多个子区在所述主结区指向所述终端区的方向上依次排列；其中，所述子区包括第一子区和第二子区；在所述第一导电类型外延层远离所述衬底一侧的表面形成第二导电类型的变掺杂区，包括：

23、在所述第一导电类型外延层远离所述衬底一侧的表面形成第一氧化层；

24、图案化所述第一氧化层，在所述第一氧化层中形成多个第一开口；在所述主结区指向所述终端区的方向，所述多个第一开口依次排布，且所述第一开口的宽度依次降低，相邻两个第一开口之间的第一氧化层的宽度依次增大；其中，所述第一开口对应暴露一所述第一子区；每相邻两个第一开口之间的第一氧化层对应覆盖一所述第二子区；

25、基于图案化后的所述第一氧化层，对所述第一导电类型外延层注入第二导电类型离子；

26、高温推结注入的第二导电类型离子，形成所述第二导电类型半导体变掺杂区。

27、可选的，在所述变掺杂区远离所述衬底的一侧形成介质层包括：

28、在所述第一氧化层远离所述衬底一侧的表面和所述第一开口中形成第二氧化层，并平坦化所述第二氧化层；其中，所述介质层包括图案化的第一氧化层和平坦化后的第二氧化层；

29、或者，在所述变掺杂区远离所述衬底的一侧形成介质层包括：

30、去除图案化的第一氧化层；

31、在所述变掺杂区远离所述衬底的一侧形成氧化材料的介质层；

32、在所述介质层中形成多个间隔设置的电荷区，包括：

33、在所述介质层远离所述衬底一侧的表面形成光刻胶层；

34、图案化所述光刻胶层，在所述光刻胶层中形成多个第二开口；在所述主结区指向所述终端区的方向，所述多个第二开口依次排布；其中，所述第二开口对应暴露位于所述第二子区的介质层；每相邻两个第二开口之间的光刻胶层对应覆盖位于所述第一子区的介质层；

35、基于图案化后的所述光刻胶层，对所述介质层注入带电荷的重离子，形成所述电荷区。

36、本发明实施例提供了一种半导体器件的终端结构及其制备方法，其中终端结构包括：衬底；第一导电类型外延层，位于衬底的一侧；其中，衬底包括主结区和终端区，位于主结区的第一导电类型外延层远离衬底一侧的表面包括第二导电类型的主结，位于终端区的第一导电类型外延层远离衬底一侧的表面包括第二导电类型的变掺杂区；介质层，位于变掺杂区远离衬底的一侧；其中，在主结区指向终端区的方向上，变掺杂区靠近衬底一侧的表面包括多个向远离衬底的方向凹陷的凹陷部，介质层中包括多个间隔设置的电荷区；至少一凹陷部在介质层上的垂直投影位于电荷区中。本发明实施例提供的技术方案，通过对杂质分布凹陷部分的氧化层中注入一定量的电荷，能够改善j点处于过度耗尽的状态，降低j点的表面电场峰值，有效提升了vld终端结构的整体耐压水平，提升了该结构的可靠性和稳定性。

37、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。