一种像素内信号测试电路及信号测试方法与流程

本发明涉及像素显示，特别是一种像素内信号测试电路及信号测试方法。

背景技术：

1、在传统lcd显示中，像素内信号测试一直是困扰工程师的难题，像素电压相对于行栅信号（scan信号）与数据信号（data信号）较弱，难以侦测；探针即使偶尔可以测到误差也较大，与设计仿真数据匹配难度提升。

2、特别是在场序显示中，场序显示由于显示驱动时序更加复杂，存在充电、复位、电荷分享多个阶段，每一阶段各个点位的电压都是不同的，使得像素内信号预存储电压以及像素电极多种信号，测试起来更加困难。

3、因此，本发明提出一种像素内信号测试电路及信号测试方法，以解决场序显示像素驱动电路中检测像素信号难的问题，并根据检测到的像素信号判断像素驱动电路中各个单元的工作情况。

技术实现思路

1、本发明的目的在于提出一种像素内信号测试电路及信号测试方法，解决了场序显示像素驱动电路检测中检测像素信号难的问题。

2、本发明的目的通过以下技术方案来实现一种像素内信号测试电路，包括：

3、第二检测信号线与第一mos管的第一源漏极耦接，第一mos管的第二源漏极通过连接线耦接至第i个待测像素驱动电路，第一mos管的栅极耦接至全局信号线；第一检测信号线通过连接线耦接至第i+1个待测像素驱动电路。

4、进一步地，一种像素内信号测试电路还包括：第三检测信号线通过连接线耦接至第i个待测像素驱动电路；

5、第四检测信号线与第二mos管的第一源漏极耦接，第二mos管的第二源漏极通过连接线耦接至第i+1个待测像素驱动电路，第二mos管的栅极耦接至全局信号线。

6、进一步地，所述全局信号线为控制信号线或scan信号线。

7、进一步地，所述全局信号线为scan信号线时，scan信号线为与第i个待测像素驱动电路或第i+1个待测像素驱动电路不同行的任意一条scan信号线。

8、进一步地，所述第i个待测像素驱动电路包括预存储单元、驱动单元和复位单元；

9、所述预存储单元包括第一晶体管和预存储电容；所述第一晶体管的第一源漏极与数据信号线耦接，第一晶体管的栅极与scan信号线耦接，第一晶体管的第二源漏极与预存储电容的一端耦接；所述预存储电容的另一端耦接至公共电极线；

10、所述驱动单元包括第二晶体管和像素电极；所述第二晶体管的第一源漏极与第一晶体管的第二源漏极耦接，第二晶体管的栅极与转移信号线耦接，第二晶体管的第二源漏极与像素电极的一端耦接；所述像素电极的另一端耦接至公共电极线；

11、所述复位单元包括第三晶体管，所述第三晶体管的第一源漏极与第二晶体管的第二源漏极耦接，第三晶体管的栅极与复位信号线耦接，第三晶体管的第二源漏极耦接至公共电极线。

12、进一步地，所述驱动单元还包括第二存储电容，第二存储电容的一端与第二晶体管的第二源漏极耦接，第二存储电容的另一端耦接至公共电极线。

13、进一步地，所述第i个待测像素驱动电路和第i+1个待测像素驱动电路的电路结构相同。

14、本发明还提供一种像素内信号测试方法，包括：

15、通过第一检测信号线获取第i+1个待测像素驱动电路的像素电极的像素电压；

16、通过第二检测信号线获取第i个待测像素驱动电路的预存储电极的预存储电压；

17、根据像素电压和预存储电压获取待测像素驱动电路的测试结果，i为正整数。

18、进一步地，当预存储电压在第一预设范围内且像素电压在第二预设范围内，则待测像素驱动电路正常；

19、当预存储电压在第一预设范围内但像素电压超出或低于第二预设范围，则待测像素驱动电路的驱动单元非正常工作；

20、当预存储电压超出或低于第一预设范围，则待测像素驱动电路的预存储单元非正常工作。

21、进一步地，在一些具体实施例中，设有第三检测信号线和第四检测信号线；当第三检测信号线通过电路耦接至第i个待测像素驱动电路；第四检测信号线与第二mos管的第一源漏极耦接，第二mos管的第二源漏极通过连接线耦接至第i+1个待测像素驱动电路，第二mos管的栅极耦接至全局信号线时，所述信号测试方法还包括：

22、通过第三检测信号线获取第i个待测像素驱动电路的像素电极的像素电压；

23、通过第四检测信号线获取第i+1个待测像素驱动电路的预存储电极的预存储电压；

24、根据第i个待测像素驱动电路的预存储电压和像素电压获取第i个待测像素驱动电路的测试结果；

25、根据第i+1个待测像素驱动电路的预存储电压和像素电压获取第i+1个待测像素驱动电路的测试结果。

26、进一步地，当第i个待测像素驱动电路的预存储电压在第一预设范围内且像素电压在第二预设范围内，则第i个待测像素驱动电路正常；

27、当第i个待测像素驱动电路的预存储电压在第一预设范围内但像素电压超出或低于第二预设范围，则第i个待测像素驱动电路的驱动单元非正常工作；

28、当第i个待测像素驱动电路的预存储电压超出或低于第一预设范围，则第i个待测像素驱动电路的预存储单元非正常工作

29、进一步地，当第i+1个待测像素驱动电路的预存储电压在第一预设范围内且像素电压在第二预设范围内，则第i+1个待测像素驱动电路正常；

30、当第i+1个待测像素驱动电路的预存储电压在第一预设范围内但像素电压超出或低于第二预设范围，则第i+1个待测像素驱动电路的驱动单元非正常工作；

31、当第i+1个待测像素驱动电路的预存储电压超出或低于第一预设范围，则第i+1个待测像素驱动电路的预存储单元非正常工作。

32、本发明具有以下优点：

33、（1）本发明通过将奇数列的待测像素驱动电路耦接到第二检测信号线，将偶数列的待测像素驱动电路的信号均短接到第一检测信号线上；由此在第二检测信号线和第一检测信号线上分别进行多个同电位信号（预存储电压/像素电压）的一起侦测，一方面降低了侦测难度，测试简单快捷，解决了针对单个像素驱动电路上像素信号弱不宜侦测的问题；同时，另一方面在预存储电容不能远大于第二存储电容与像素电容之和时，解决了预存储电位的检测会导致像素电极电位明显降低的问题，规避了像素电极电位检测困难的情况的出现；

34、（2）本发明采用设置第一mos管或第二mos管，避免在将像素点短接导致列的数据线短接；若数据线短接则会面板电路中芯片造成损伤，通过mos管的开关特性，通过全局信号线控制开断，从而避免数据线短接的问题；

35、（3）本发明的全局信号线可选用scan信号线，减少外部信号线使用，节约测试硬件成本；且本发明选取的scan信号线为与待测像素驱动电路所在行不同行的任意一条scan信号线，扩大scan信号线选取范围的同时，同时避免数据线短接，便于检测时可根据实际应用便捷选取。

1.一种像素内信号测试电路，其特征在于：包括：

2.根据权利要求1所述的一种像素内信号测试电路，其特征在于：所述信号测试电路还包括：第三检测信号线（pad3）通过连接线耦接至第i个待测像素驱动电路；

3.根据权利要求1或2所述的一种像素内信号测试电路，其特征在于：所述全局信号线为控制信号线或scan信号线。

4.根据权利要求3所述的一种像素内信号测试电路，其特征在于：所述全局信号线为scan信号线时，scan信号线为与第i个待测像素驱动电路或第i+1个待测像素驱动电路不同行的任意一条scan信号线。

5.根据权利要求1所述的一种像素内信号测试电路，其特征在于：所述第i个待测像素驱动电路包括预存储单元、驱动单元和复位单元；

6.根据权利要求5所述的一种像素内信号测试电路，其特征在于：所述驱动单元还包括第二存储电容（cs2），第二存储电容（cs2）的一端与第二晶体管（t2）的第二源漏极耦接，第二存储电容（cs2）的另一端耦接至公共电极线。

7.根据权利要求6所述的一种像素内信号测试电路，其特征在于：所述第i个待测像素驱动电路和第i+1个待测像素驱动电路的电路结构相同。

8.一种像素内信号测试方法，应用于权利要求1~7所述的任一信号测试电路中，其特征在于，包括：

9.根据权利要求8所述的一种像素内信号测试方法，当第三检测信号线（pad3）通过连接线耦接至第i个待测像素驱动电路；第四检测信号线（pad4）与第二mos管的第一源漏极耦接，第二mos管的第二源漏极通过连接线耦接至第i+1个待测像素驱动电路，第二mos管的栅极耦接至全局信号线时，其特征在于，所述信号测试方法还包括：

10.根据权利要求8所述的一种像素内信号测试方法，其特征在于：所述根据像素电压和预存储电压获取待测像素驱动电路测试结果包括：

11.根据权利要求9所述的一种像素内信号测试方法，其特征在于：所述根据第i个待测像素驱动电路的预存储电压和像素电压获取第i个待测像素驱动电路的测试结果包括：

12.根据权利要求9所述的一种像素内信号测试方法，其特征在于：所述根据第i+1个待测像素驱动电路的预存储电压和像素电压获取第i+1个待测像素驱动电路的测试结果包括：