多电源域的静电放电保护电路及芯片的制作方法

本发明涉及集成电路，尤其涉及一种多电源域的静电放电保护电路及芯片。

背景技术：

1、芯片在设计时，每一个电源域中均需要进行静电放电(electrostaticdischarge，esd)保护，不同的电源域之间也需要进行静电放电保护。

2、目前，在对芯片中的电源域进行静电放电保护设计时，每一电源域设计时需设计静电放电保护单元，不同的电源域之间也需要设计静电放电保护单元，其中，在芯片采用高压工艺设计时，每一电源域之间以及不同的电源域之间均需要设置多个静电放电保护单元，且每一电源域或不同电源域之间的静电放电保护单元仅对该区域进行静电放电保护，使得芯片的面积变大，同时增加了芯片的制造成本。

3、因此，现有技术还有待于改进和发展。

技术实现思路

1、鉴于上述现有技术的不足，本发明的目的在于提供一种多电源域的静电放电保护电路及芯片，以解决现有技术中每一电源域或不同电源域之间的静电放电保护单元仅对该区域进行静电放电保护，使得芯片的面积变大，同时增加了芯片的制造成本的问题。

2、本发明解决其技术问题所采用的技术方案是：提供一种多电源域的静电放电保护电路，包括：信号接地端、电源接地端以及至少一个正电源连接端；其中：

3、所述信号接地端与所述电源接地端之间设置有若干个依次串联连接的静电放电保护单元；

4、所述正电源连接端与第一节点连接，所述第一节点位于所述信号接地端与所述电源接地端之间任意两相邻的所述静电放电保护单元之间的连接路上。

5、本发明的进一步设置，所述正电源连接端与所述第一节点的连接路上设置有若干个依次连接的所述静电放电保护单元40。

6、本发明的进一步设置，所述静电放电保护单元为低压静电放电保护器件。

7、本发明的进一步设置，所述低压静电放电保护器件包括静电放电保护二极管或开关管。

8、本发明的进一步设置，所述开关管为低压隔离型n－mos管。

9、本发明的进一步设置，所述开关管为低压隔离型p－mos管。

10、本发明的进一步设置，所述第一节点与所述电源接地端之间的低压静电放电保护器件的高电位靠近所述第一节点，所述第一节点与所述信号接地端之间的低压静电保护器件的高电位靠近所述第一节点。

11、本发明还提供了一种应用如上所述的多电源域的静电放电保护电路的芯片，所述芯片包括：信号接地端、电源接地端以及至少一个正电源连接端；其中：

12、所述信号接地端与所述电源接地端之间设置有若干个依次串联连接的静电放电保护单元，所述正电源连接端连接至所述若干个依次连接的静电放电保护单元中任意两相邻的静电放电保护单元之间的连接路上。

13、有益效果：

14、本发明所公开了一种多电源域的静电放电保护电路及芯片，静电放电保护电路包括：信号接地端、电源接地端以及至少一个正电源连接端；其中：所述信号接地端与所述电源接地端之间设置有若干个依次串联连接的静电放电保护单元；所述正电源连接端与第一节点连接，所述第一节点位于所述信号接地端与所述电源接地端之间任意两相邻的静电放电保护单元之间的连接路上。在本发明技术方案中，由于第一节点位于信号接地端与电源接地端之间任意两相邻的静电放电保护单元之间的连接路上，使得信号接地端与电源接地端之间的静电放电保护单元进行了复用，减少了静电放电保护单元的设计数量，进而使芯片面积减小，同时降低了芯片的制造成本。

1.一种多电源域的静电放电保护电路，其特征在于，包括：信号接地端、电源接地端以及至少一个正电源连接端；其中：

2.根据权利要求1所述的多电源域的静电放电保护电路，其特征在于，所述正电源连接端与所述第一节点的连接路上设置有若干个依次连接的所述静电放电保护单元。

3.根据权利要求1所述的多电源域的静电放电保护电路，其特征在于，所述静电放电保护单元为低压静电放电保护器件。

4.根据权利要求3所述的多电源域的静电放电保护电路，其特征在于，所述低压静电放电保护器件包括静电放电保护二极管或开关管。

5.根据权利要求4所述的多电源域的静电放电保护电路，其特征在于，所述开关管为低压隔离型n－mos管。

6.根据权利要求4所述的多电源域的静电放电保护电路，其特征在于，所述开关管为低压隔离型p－mos管。

7.根据权利要求4－6任一项所述的多电源域的静电放电保护电路，其特征在于，所述第一节点与所述电源接地端之间的低压静电放电保护器件的高电位靠近所述第一节点，所述第一节点与所述信号接地端之间的低压静电保护器件的高电位靠近所述第一节点。

8.一种应用如权利要求1－7任一项所述的多电源域的静电放电保护电路的芯片，其特征在于，所述芯片包括：信号接地端、电源接地端以及至少一个正电源连接端；其中：