一种芯片FT测试中检测OP失调校准方法及过流检测OCP校准方法与流程

本发明涉及芯片测试，特别是一种芯片ft测试中检测op失调校准方法及过流检测ocp校准方法。

背景技术：

1、许多芯片对检测外部电流都会设计两个采样pin，一个是采样正端csp，一个是采样负端csn，对于有些芯片，在封装的时候，为了节省pin数资源，会将csn和gnd的bonding线bonding在一起，在这种情况下，ft测试中会发现对于csp/csn相关的校准如检测op失调校准或者过流检测ocp校准等会校偏，原因在于测试socket座子对应gnd(csn)的pin在测试过程中会随着接触好坏呈现成相对应大小的接触阻抗，从而会对相关校准造成影响。如图1，对于检测op失调校准来讲，需要s1开关闭合，将csp与csn短在一起，调整校准寄存器，从而调整op失调，对于ic来讲，当5v给电源pin供电时，芯片会有一个几百ua到几ma的工作电流，这个电流会通过芯片的gnd最终流向整个系统的gnd,，那么这个电流i1经过gnd pin上的接触阻抗r2就会造成一定的压降，从而导致芯片内部看到的v1和v2的压差不是外部短接时v3和v4的压差，有一定差别，从而导致检测op失调校准校偏。同理，对于过流检测ocp校准来讲，这个校准需要系统拉载一定电流，通过调整校准寄存器，从而调整芯片触发过流检测，那么假如要校准360ma下的过流检测，当系统拉载电路拉载了恒流360ma,外部运放监测以确保拉的电流的准确性，跟上面同理，当芯片的工作电流i1经过gnd pin上的接触阻抗r2就会产生一定的压降，从而导致芯片内部看到的v1和v2的压差不是外部采样电阻两端v3和v4的压差，也就是芯片内部运放看的不是准确的360ma,从而影响过流检测ocp校准,导致校偏。从上述的描述可知，影响校准的原因是因为有接触阻抗r2导致csn也就是gnd的电压不是真正系统gnd的电压，它们两之间因为工作电流和阻抗r2导致存在压差，从而导致芯片在校准时看到的不是真实采样电阻r4两端v3和v4的压差。这种影响目前没有比较好的解决方法，只能通过人力不断对socket座子进行清洁，以确保测试过程中的接触是理想的，但这种方法很耗人力和时间成本，而且有时候一旦没有及时清洁，会导致相关校准校偏，如果质检流程没有及时发现，那相关不良品芯片就会流出去，一旦有影响，需要重新安排复测，会导致生产成本和时间成本的浪费。

技术实现思路

1、本发明的目的在于至少解决现有技术中存在的技术问题之一，提供一种补偿掉接触阻抗对校准的影响的芯片ft测试中检测op失调校准方法及过流检测ocp校准方法。

2、根据本发明第一方面实施例的芯片ft测试中检测op失调校准方法，应用于ft测试电路，所述ft测试电路包括系统拉载电路、电阻r1、模拟接触阻抗r2、采样电阻r3、开关s1和外部运放u1，采样电阻r3的正端经串接电阻r1与芯片的csp端电连接，采样电阻r3的负端经串接模拟接触阻抗r2与芯片的gnd(csn)端电连接，开关s1与采样电阻r3并联，采样电阻r3的正端还分别与外部运放u1的正向输入端、所述系统拉载电路电连接，采样电阻r3的负端和外部运放u1的反向输入端分别接系统gnd，该方法包括如下步骤：

3、步骤1，芯片上电，配置芯片的gpio端输出低电平，测量gpio端的电压值为v7；

4、步骤2，闭合开关s1以短接芯片的csp端和gnd(csn)端，此时芯片有工作电流i1流经模拟接触阻抗r2，测量外部运放u1两端的电压差值为v2’；

5、步骤3，实时监测外部运放u1两端的电压差，通过所述系统拉载电路拉载恒流i2来进行补偿，使得外部运放u1两端的电压差值补偿为v2’+v7。

6、根据本发明第二方面实施例的芯片ft测试中过流检测ocp校准方法，应用于ft测试电路，所述ft测试电路包括系统拉载电路、电阻r1、模拟接触阻抗r2、采样电阻r3和外部运放u1，采样电阻r3的正端经串接电阻r1与芯片的csp端电连接，采样电阻r3的负端经串接模拟接触阻抗r2与芯片的gnd(csn)端电连接，采样电阻r3的正端还分别与外部运放u1的正向输入端、所述系统拉载电路电连接，采样电阻r3的负端和外部运放u1的反向输入端分别接系统gnd，该方法包括如下步骤：

7、步骤s1，芯片上电，配置芯片的gpio端输出低电平，测量gpio端的电压值为v7；

8、步骤s2，芯片再次上电，此时芯片有工作电流i1流经模拟接触阻抗r2，所述系统拉载电路拉载恒流i2，测量外部运放u1两端的电压差值为v2”；

9、步骤s3，实时监测外部运放u1两端的电压差，调整所述系统拉载电路拉载的恒流i2的大小，使得外部运放u1两端的电压差值补偿为v2”+v7。

10、根据本发明实施例的芯片ft测试中检测op失调校准方法和过流检测ocp校准方法，至少具有如下有益效果：首先利用芯片本身的gpio端输出低电平测得gpio端的电压值v7，此时电压v7为芯片内部ic_gnd的电压，相当于有工作电流i1时ic_gnd到系统gnd之间的压差(即模拟接触阻抗r2上的压降)，用于作为补偿的依据；然后实时监测外部运放u1两端的电压差，通过系统拉载电路拉载相应的恒流以将电压v7补偿到外部运放u1两端，使得补偿后的运放u1两端的电压差能够反映芯片内部运放的真实电压。该校准方法只需要一个芯片的gpio端的socket，电路结构简单，需要的成本低，便于实现。

11、本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

1.一种芯片ft测试中检测op失调校准方法，应用于ft测试电路，其特征在于，所述ft测试电路包括系统拉载电路、电阻r1、模拟接触阻抗r2、采样电阻r3、开关s1和外部运放u1，采样电阻r3的正端经串接电阻r1与芯片的csp端电连接，采样电阻r3的负端经串接模拟接触阻抗r2与芯片的gnd(csn)端电连接，开关s1与采样电阻r3并联，采样电阻r3的正端还分别与外部运放u1的正向输入端、所述系统拉载电路电连接，采样电阻r3的负端和外部运放u1的反向输入端分别接系统gnd，该方法包括如下步骤：

2.一种芯片ft测试中过流检测ocp校准方法，应用于ft测试电路，其特征在于，所述ft测试电路包括系统拉载电路、电阻r1、模拟接触阻抗r2、采样电阻r3和外部运放u1，采样电阻r3的正端经串接电阻r1与芯片的csp端电连接，采样电阻r3的负端经串接模拟接触阻抗r2与芯片的gnd(csn)端电连接，采样电阻r3的正端还分别与外部运放u1的正向输入端、所述系统拉载电路电连接，采样电阻r3的负端和外部运放u1的反向输入端分别接系统gnd，该方法包括如下步骤：