一种用于阵元自适应矩阵分解的阵列信号处理装置和方法与流程

本发明涉及通信抗干扰基带信号处理和导航接收机抗干扰基带信号处理领域，尤其涉及了一种用于阵元自适应矩阵分解的阵列信号处理装置和方法。

背景技术：

1、在真实复杂应用环境，特别是敌对、战场应用环境中，电子干扰和对抗已是无处不在。其中对导航装备或通信设备的电子干扰中，包括但不限于窄带压制干扰、宽带压制干扰、欺骗干扰、脉冲干扰和闪烁干扰等。通用解决方案为采用阵列天线，多路并行采集数据，进行阵列信号处理，从而实现抗干扰效果。

2、阵列信号处理算法离不开数据矩阵的计算，qr分解作为工程上广泛应用的矩阵分解方法，可以将矩阵分解为正交矩阵q与上三角矩阵r的乘积，便于矩阵计算的工程化实现。作为阵列信号处理中的关键技术，qr分解通常采用脉动阵列实现，但在工程应用时其实现架构严重影响设备在真实环境中的运行效率。

3、阵列天线由多个天线组成，从天线到数字前端又经过了多级处理，若某一天线对应的通道出现异常，则该路数据无法使用。

4、目前基于矩阵分解多阵元信号处理实现方法，主要是固定阵元的实现方式，即阵元通道与矩阵分解运算单元一一对应；该方法存在明显的缺陷：

5、1）工作异常时，需人为确认阵元通道的有效性，过程繁琐且效率较低；

6、2）阵元通道异常时，无论天线阵子异常，还是阵元通道内部异常，由于阵元通道与矩阵分解运算单元一一对应的原因，导致运算结果异常，无法达到预期效果；

7、3）阵元数量发生变化时，矩阵分解运算时间也会发生变化，导致系统总延时不同，影响后端模块的调试和应用；对此，为进一步提高导航类和通信类装备在电子对抗环境中的可用性，提出了本发明的自适应矩阵分解架构和阵列信号处理引擎。

技术实现思路

1、为了解决现有技术中的一个或者几个问题，尤其是针对现有多阵元矩阵分解的架构，存在阵元通道损坏时，因通道映射运算单元固定，导致运算结果的异常；且由于信号处理时序固定，阵元数量变化导致系统运算总延时变化，影响后端信号处理的问题。

2、为了实现上述发明目的，本发明提出提供一种阵元有效性自适应判断、矩阵分解阵元自适应配置、矩阵分解处理延时自适应调整的自适应矩阵分解的阵列信号处理装置和方法。

3、具体为一种用于阵元自适应矩阵分解的阵列信号处理装置，其包括了以下单元组成：

4、数据缓存单元：接收m个阵元的实时采样数据；

5、自适应阵元完好性检测单元：依次对所述m个阵元数据帧的数据进行处理，通过能量检测、频谱分析和采样点分布概率统计的方法进行三维判决，确定所述m个阵元输入的实时采样数据的有效性；依次选择并处理所有所述m个阵元的数据，完成对所述m个阵元的有效性检验；获得有效阵元和有效阵元数n（n<=m）的信息；阵元可重载矩阵分解单元：采用脉动阵列结构实现阵元矩阵分解，工作过程中根据阵元状态逻辑电路自适应配置矩阵分解所需的运算单元；延迟均衡单元：根据所述自适应阵元完好性检测单元输出的所述有效阵元数n，自适应选择延迟参数，结合所述阵元可重载矩阵分解单元的配置，将所述延迟参数传送到矩阵分解重载后最长运算路径下的最后一个运算单元，调整运算延迟；其中，m为大于1的自然数，n为自然数。

6、进一步地，阵元可重载矩阵分解单元的矩阵分解采用脉动阵列结构实现，m阵元共有m个边界单元和（1+2+…+（m-1））个内部单元，工作过程中根据阵元状态逻辑电路自适应配置矩阵分解所需的运算单元，并且其根据阵元的情况可能存在两个工作模式：

7、工作模式一：所述m个阵元同属一个阵元组时，所述阵元状态逻辑电路自适应配置所述n个有效阵元矩阵分解所需的运算单元，所述n个有效阵元包括n个边界单元和（1+2+…+（n-1））个内部单元，并关闭闲置的运算单元；根据阵元有效性，重新排列有效阵元的数据，并行输入配置好的运算单元进行矩阵分解。

8、工作模式二：所述m个阵元为分组应用时，共有k个阵元组，分别为m1、m2、…、mk，其中m1+m2+…+mk=m；经过阵元有效性检测后，所述k个阵元组有效阵元数量分别为n1、n2、…、nk（（n1+n2+…+nk）<=m），所述阵元状态逻辑电路自适应配置所述k个阵元组矩阵分解所需的运算单元，所述k个阵元组采样数据独立并行输入，矩阵分解并行运算，并关闭闲置的运算单元；根据所述k个阵元组阵元的有效性，所述k个阵元组重新排列有效阵元的数据，所述k个阵元组的数据并行输入到所述k个阵元组配置好的运算单元，进行各自的矩阵分解运算；其中，所述k为大于1的自然数。

9、进一步地，在所述自适应阵元完好性检测单元中：依次从所述m个阵元实时采样数据中选择一个阵元的数据，同时进行能量检测、频谱分析和采样点分步概率统计的处理，根据以上三种处理方法的运算结果，判断所述选择一个阵元输入数据为常数、噪声或者干扰信号；所述m个阵元依次运算结束后，汇总所有所述m个阵元输入数据运算结果，判断设备工作在无干扰环境下或有干扰环境下，获得各个所述m个阵元的有效性和有效阵元数量n。

10、进一步的，根据所述自适应阵元完好性检测单元获取的阵元有效性，进行通道数据映射；在所述m个阵元实时采样数据中，去除无效通道的数据，将有效通道的数据依次并行映射到矩阵分解的第一级运算单元。

11、在所述m个阵元同属一个阵元组时，所述自适应阵元完好性检测单元中获取的有效阵元数n<m，且2n>m时，从所述m个阵元矩阵分解的运算单元中，自适应配置所述n个有效阵元矩阵分解所需的运算单元，包括n个边界单元和（1+2+…+（n-1））个内部单元，其余未使用的运算单元全部关闭，所述 n个有效阵元矩阵分解运算，依次将实时采样数据输入到矩阵分解的第一级运算单元。

12、在将所述m个阵元拆分为k个阵元组应用时，所述自适应阵元完好性检测单元中获取的有效阵元数（n1+n2+…+nk）<=m，从所述m个阵元矩阵分解的运算单元中，自适应配置所述k个阵元组的不同阵元矩阵分解所需的运算单元，各所述k个阵元组采样数据独立并行输入，各所述k个阵元组矩阵分解并行运算，其余未使用的运算单元全部关闭，各所述k个阵元组的所述有效阵元数nk矩阵分解并行运算，各所述k个阵元组有效通道的数据分别为tn1、tn2、…、tnk，则需将各组实时采样数据输入到对应的所述k个阵元组矩阵分解运算单元各自的第一级运算单元。

13、进一步地，根据所述自适应阵元完好性检测单元获取的所述有效阵元数n，自适应获取所述有效阵元数n对应的矩阵分解计算延迟参数；根据所述阵元可重载矩阵分解单元中配置的运算单元位置，对所述配置的运算单元完成信号进行延时处理，与正常状态下矩阵分解运算时间一致，实现系统总处理延时不变。

14、进一步地，所述阵列信号处理装置为引擎架构或加速器。

15、同样为了实现上述发明目的，本发明还提出了一种用于阵元自适应矩阵分解的阵列信号处理方法，其采用上述用于阵元自适应矩阵分解的阵列信号处理装置，包括以下步骤：

16、s1：通过数据缓存单元接收m个阵元的实时采样数据；

17、s2：利用自适应阵元完好性检测单元依次对所述m个阵元数据帧的数据进行处理，通过能量检测、频谱分析和采样点分布概率统计的方法，确定所述m个阵元输入数据的有效性；依次选择并处理所有阵元数据，完成对所述m个阵元的有效性检验；获得有效阵元和有效阵元数n（n<=m）的信息；

18、s3：阵元可重载矩阵分解单元采用脉动阵列结构实现矩阵分解，所述m个阵元共有m个边界单元和（1+2+…+（m-1））个内部单元，工作过程中根据阵元状态逻辑电路自适应配置矩阵分解所需的运算单元；

19、s4：根据s2输出的所述有效阵元数n，延迟均衡单元自适应选择延迟参数，结合阵元可重载矩阵分解单元的配置，将延迟参数传送到矩阵分解重载后最长运算路径下的最后一个运算单元。

20、与现有技术相比，本发明还具备的优点在于：

21、本发明的一种用于阵元自适应矩阵分解的阵列信号处理装置和方法，能够自适应识别有效阵元通道，统计有效阵元数量；自适应配置矩阵分解运算单元，降低功耗并保证运算结果正常；自适应延迟均衡，阵元变化不影响矩阵分解运算时间，系统运算总延时保持不变。因此本发明应用场景更普遍、应用鲁棒性更高。本发明可用于任何基于矩阵分解的多阵元信号处理设备，提高各类通信、导航设备在复杂电子对抗环境中的可用性，具有较高的使用价值。