集成TDC的双精度相位调节亚采样锁相环

1.集成tdc的双精度相位调节亚采样锁相环，其特征在于，所述锁相环包括辅助频率锁定环路、亚采样锁相环路及tdc相位处理模块；

2.根据权利要求1所述的集成tdc的双精度相位调节亚采样锁相环，其特征在于，开始工作时，参考时钟与反馈时钟频率相位均不同步，辅助锁频环路中带死区鉴频鉴相器(phase frequency detector_dead zone，pfd_dz)检测相差产生充电up信号和放电dn信号并输出到电荷泵，电荷泵(chargepump，cp)将up、dn信号转化为充放电电流iup2/idn2，并输出到环路滤波器；

3.根据权利要求1所述的集成tdc的双精度相位调节亚采样锁相环，其特征在于，sspll开始工作时，辅助锁频环路、亚采样锁相环路和tdc相位处理模块均有效，辅助锁频环路开始积累相位并进行频率锁定，tdc相位处理模块通过双路精度延时链减小反馈时钟与参考时钟的相位差，pfd_dz模块接收到tdc输出的反馈时钟2，此时参考时钟与tdc输出的反馈时钟2相位差小于鉴相死区，辅助锁频环路中的电荷泵cp输出电流iup2＝idn2＝0，辅助锁频环路关闭，sspll通过低频参考时钟捕捉高频信号过零点实现亚采样，在亚采样鉴相器sspd中，参考时钟对vco差分输出的高频信号进行采样，将相位差转变为两个采样电压vsamp、vsamn，采样电压vsamp、vsamn通过亚采样跨导电荷泵sscp转换为电流iup1、idn1：

4.根据权利要求1所述的集成tdc的双精度相位调节亚采样锁相环，其特征在于，reg_coarse寄存器和低精度延时链模块工作产生反馈时钟1，送入reg_fine寄存器和高精度延时链模块，最终输出与参考时钟相位差较小的反馈时钟2。

5.根据权利要求1所述的集成tdc的双精度相位调节亚采样锁相环，其特征在于，

6.根据权利要求1所述的集成tdc的双精度相位调节亚采样锁相环，其特征在于，m_bit串行寄存器reg_coarse/fine模块：实现了一个m位输入tdc_coarse/fine[m-1:0]和延迟选择输出del_c/f[m-1:0]的寄存器，根据不同的输入信号状态控制内部定义数组的值，从而实现寄存器数据的加载和保持功能，模块的工作流程如下：

7.根据权利要求1所述的集成tdc的双精度相位调节亚采样锁相环，其特征在于，低精度/高精度延时链模块由ps级单位延时链、d触发器、选择器和逻辑门组成，ps级单位延时链模块逐级延时、d触发器模块使用参考时钟上升沿对每级延时采样一次、选择器和逻辑门选择对应延时后的波形输出，实现了ps级的精度相位调节，保证输出相位差小，兼容高量化精度的同时输出时钟相位差可直接进入鉴相死区，关闭辅助锁频环路，延时链模块包含多个延时单元。