半导体装置的制作方法

本公开涉及一种半导体装置。

背景技术：

1、一般而言，半导体装置要求高抗噪性。专利文献1、2中公开了一种技术：在三阱结构的半导体集成电路装置(半导体装置)中，抑制流向衬底的通过电流，其中，三阱结构中，在衬底上形成有与该衬底不同的导电型的第一阱，在该第一阱上形成有与衬底相同的导电型的第二阱。

2、在专利文献1中，在寄生npn晶体管的基极构成寄生电阻r1，在寄生npn晶体管的集电极构成寄生电阻r2，通过使寄生电阻r1大于寄生电阻r2，由此抑制寄生pnp晶体管的动作。

3、在专利文献2中，在半导体集成电路中设置有钳位用pmos。当该钳位用pmos被施加负电压浪涌时，钳位用pmos成为导通状态。由此，能够降低在寄生pnp晶体管的基极-发射极间流动的基极电流。

4、专利文献1：日本公开专利公报特开2004-31576号公报

5、专利文献2：w02014/058028号公报

技术实现思路

1、-发明要解决的技术问题-

2、但是，在三阱结构的半导体装置中，在通过对衬底施加电压而在pnp晶体管的发射极-集电极间产生电位差的情况下，为了抑制从第二阱流向衬底的通过电流，需要对第一阱(相当于pnp晶体管的基极)施加电压，将pnp晶体管保持为截止状态。

3、但是，在发生了规定的条件(例如，第一阱的高温化、向衬底施加电压等)的情况下，由于第一阱的电阻上升所引起的电压降(ir drop)，pnp晶体管的基极电位降低，pnp晶体管成为导通状态，通过电流从第二阱朝衬底流动。

4、本公开的目的在于：提供一种能够抑制流向衬底的通过电流的半导体装置。

5、-用于解决技术问题的技术方案-

6、为了解决上述问题，本公开的一实施方式所涉及的半导体装置为具有在第一导电型的衬底上形成有与所述第一导电型不同的第二导电型的第一阱、在所述第一阱上形成有所述第一导电型的第二阱的三阱结构的半导体装置，在所述第二阱上形成有所述第二导电型的第一区域，从所述第一区域到形成在所述第一阱上的所述第一导电型的第三阱的距离或者从所述第一区域到形成在所述第三阱上的所述第二导电型的第二区域的距离小于从所述第一阱到所述第一区域的距离。

7、-发明的效果-

8、根据本公开，能够抑制流向衬底的通过电流。

1.一种半导体装置，其具有在第一导电型的衬底上形成有与所述第一导电型不同的第二导电型的第一阱、在所述第一阱上形成有所述第一导电型的第二阱的三阱结构，其特征在于：

2.根据权利要求1所述的半导体装置，其特征在于：

3.根据权利要求2所述的半导体装置，其特征在于：

4.根据权利要求1到3中任一项权利要求所述的半导体装置，其特征在于：

5.根据权利要求1到4中任一项权利要求所述的半导体装置，其特征在于：

6.根据权利要求1到5中任一项权利要求所述的半导体装置，其特征在于：