首页  专利技术  电子电路装置的制造及其应用技术

一种半导体存储器的制备方法与流程

2025-06-17 16:00:07 435次浏览
一种半导体存储器的制备方法与流程

本发明涉及半导体,特别涉及一种半导体存储器的制备方法。


背景技术:

1、随着各种电子产品朝小型化发展的趋势,半导体器件的设计也必须符合高积集度及高密度的要求。对于具备凹入式栅极结构的动态随机存取存储器(dynamicrandomaccess memory,dram)而言,由于其可以在相同的半导体衬底内获得更长的载子通道长度,以减少电容结构的漏电情形产生,因此在目前主流发展趋势下,其已逐渐取代仅具备平面栅极结构的动态随机存取记忆体。一般来说,具备凹入式栅极结构的动态随机存取存储器是由数目庞大的存储单元(memory cell)聚集形成阵列区,用来存储信息,而每一个存储单元可由晶体管组件与电容器组件串联组成,以接收来自字线(wordline,wl)及位线(bitline,bl)的电压信息。因应产品需求,所述阵列区中的存储单元密度须持续提升,造成相关制作工艺与设计上的困难度与复杂度不断增加。因此,现有技术或结构还待进一步改良以有效提升相关存储器件的效能及可靠度。


技术实现思路

1、本发明的目的在于提供一种半导体存储器的制备方法,以解决现有技术中采用同步去除第一区和第二区上的第一掩膜层而导致第一区上支撑堆叠层的顶部发生损耗,进而引起支撑堆叠层倾倒,降低电容器的稳定性、存储器件的效能及可靠度的问题。

2、为解决上述技术问题,本发明提供一种半导体存储器的制备方法,至少可以包括:

3、提供衬底,所述衬底包括第一区和第二区;

4、形成支撑堆叠层位于所述第一区和所述第二区上;

5、形成第一掩膜层位于所述第一区和所述第二区的所述支撑堆叠层上;

6、形成通孔位于所述第一区内,且所述通孔贯穿所述支撑堆叠层和第一掩膜层;

7、去除所述第一区上的所述第一掩膜层,以露出所述第一区中的所述支撑堆叠层;

8、形成下电极位于所述通孔的内表面上;

9、形成第二掩膜层位于所述第一区的所述支撑堆叠层上并露出所述第二区的所述支撑堆叠层;

10、以所述第二掩膜层为阻挡,去除所述第二区上的所述第一掩膜层。

11、在一些示例中,所述支撑堆叠层包括自下而上依次层叠的第一牺牲层、第一支撑层、第二牺牲层和第二支撑层。

12、在一些示例中,在去除所述第一区上的第一掩膜层的步骤中,还同步去除了所述第二区上的部分高度的第一掩膜层。

13、在一些示例中,形成位于所述通孔的内表面上的下电极的步骤包括:

14、形成导电材料层位于所述通孔的内表面和相邻所述通孔之间支撑堆叠层的顶面上以及所述第二区上剩余的第一掩膜层上;

15、去除部分高度的所述导电材料层,并露出所述第一区上所述支撑堆叠层的第二支撑层的顶面和部分侧壁以及所述第二区上所述剩余的第一掩膜层。

16、在一些示例中,位于所述通孔的内表面上的所述下电极的顶面低于所述第一区上所述支撑堆叠层的第二支撑层的顶面。

17、在一些示例中,去除所述第二区上的所述第一掩膜层后,还包括:

18、去除所述第一区和所述第二区的所述支撑堆叠层的第一牺牲层和第二牺牲层。

19、在一些示例中,去除所述第一牺牲层和第二牺牲层的工艺包括刻蚀工艺,所述刻蚀工艺包括湿法刻蚀工艺。

20、在一些示例中,去除所述第二牺牲层后,还包括:

21、形成介电层位于所述下电极上,形成上电极位于所述介电层上。

22、在一些示例中,去除所述第二区上剩余的第一掩膜层后,所述第二区上露出的第二支撑层的顶面与所述第一区上露出的第二支撑层的顶面齐平。

23、在一些示例中,所述第一区的所述第一掩膜层的顶面低于所述第二区的所述第一掩膜层的顶面。

24、与现有技术相比,本发明提供的技术方案至少具有如下有益效果之一:

25、在本发明提供的半导体存储器的制备方法中,可先在衬底上依次形成支撑堆叠层、第一掩膜层及位于第一区内的通孔,然后去除所述第一区上的所述第一掩膜层,以露出所述第一区中的所述支撑堆叠层,之后再依次形成下电极及位于第一区上的第二掩膜层,并使所述第一区上的支撑堆叠层在所述第二掩膜层的保护下,进一步去除第二区上的第一掩膜层,即通过第一区和第二区上的第一掩膜层分步去除的方式,避免现有技术中采用同步去除第一区和第二区上的第一掩膜层而导致第一区上支撑堆叠层的顶部发生损耗,避免支撑堆叠层的倾倒,提高电容器的稳定性、存储器件的效能及可靠度。



技术特征:

1.一种半导体存储器的制备方法,其特征在于,包括:

2.如权利要求1所述的半导体存储器的制备方法,其特征在于,所述支撑堆叠层包括自下而上依次层叠的第一牺牲层、第一支撑层、第二牺牲层和第二支撑层。

3.如权利要求2所述的半导体存储器的制备方法,其特征在于,在去除所述第一区上的第一掩膜层的步骤中,还同步去除了所述第二区上的部分高度的第一掩膜层。

4.如权利要求3所述的半导体存储器的制备方法,其特征在于,形成位于所述通孔的内表面上的下电极的步骤包括:

5.如权利要求4所述的半导体存储器的制备方法,其特征在于,位于所述通孔的内表面上的所述下电极的顶面低于所述第一区上所述支撑堆叠层的第二支撑层的顶面。

6.如权利要求2所述的半导体存储器的制备方法,其特征在于,去除所述第二区上的所述第一掩膜层后,还包括:

7.如权利要求6所述的半导体存储器的制备方法,其特征在于,去除所述第一牺牲层和第二牺牲层的工艺包括刻蚀工艺,所述刻蚀工艺包括湿法刻蚀工艺。

8.如权利要求6所述的半导体存储器的制备方法,其特征在于,去除所述第二牺牲层后,还包括:

9.如权利要求4所述的半导体存储器的制备方法,其特征在于,去除所述第二区上剩余的第一掩膜层后,所述第二区上露出的第二支撑层的顶面与所述第一区上露出的第二支撑层的顶面齐平。

10.如权利要求1所述的半导体存储器的制备方法,其特征在于,所述第一区的所述第一掩膜层的顶面低于所述第二区的所述第一掩膜层的顶面。


技术总结
本发明提供了一种半导体存储器的制备方法,应用于半导体技术领域。在本发明中,先在衬底上依次形成支撑堆叠层、第一掩膜层及位于第一区内的通孔,然后去除所述第一区上的所述第一掩膜层,以露出所述第一区中的所述支撑堆叠层,之后再依次形成下电极及位于第一区上的第二掩膜层,并使所述第一区上的支撑堆叠层在所述第二掩膜层的保护下,进一步去除第二区上的第一掩膜层,即通过第一区和第二区上的第一掩膜层分步去除的方式,避免现有技术中采用同步去除第一区和第二区上的第一掩膜层而导致第一区上支撑堆叠层的顶部发生损耗,避免支撑堆叠层的倾倒,提高电容器的稳定性、存储器件的效能及可靠度。

技术研发人员:周阳,陈炫彤,黄毅圣
受保护的技术使用者:福建省晋华集成电路有限公司
技术研发日:
技术公布日:2024/11/18
文档序号 : 【 40051168 】

技术研发人员:周阳,陈炫彤,黄毅圣
技术所有人:福建省晋华集成电路有限公司

备 注:该技术已申请专利,仅供学习研究,如用于商业用途,请联系技术所有人。
声 明此信息收集于网络,如果你是此专利的发明人不想本网站收录此信息请联系我们,我们会在第一时间删除
周阳陈炫彤黄毅圣福建省晋华集成电路有限公司
一种钕铁硼磁体的石墨烯-量子点-金属复合防腐涂层的制备方法与流程 一种基于水平剪切波的混凝土凝结时间检测方法及装置
相关内容