利用埋置绝缘层作为栅极介电质的高压晶体管的制作方法
技术特征:
1.一种半导体装置,包括:
2.如权利要求1所述的半导体装置,其中,该埋置绝缘层的厚度为30纳米或更小。
3.如权利要求1所述的半导体装置,其中,该半导体层的厚度为15纳米或更小。
4.如权利要求1所述的半导体装置,其中,该掺杂区沿晶体管长度方向横向偏离该第一沟槽隔离结构。
5.如权利要求1所述的半导体装置,还包括:
6.如权利要求5所述的半导体装置,其中,该低功率晶体管元件的该栅极电极结构包括高k介电材料。
7.如权利要求1所述的半导体装置,其中,该漏区与源区作为抬升式漏区与源区形成于该半导体层上。
8.一种晶体管元件,包括:
9.如权利要求8所述的晶体管元件,其中,该沟道区的物理厚度为15纳米或更小。
10.如权利要求8所述的晶体管元件,其中,该漏区与源区为抬升式半导体区。
11.如权利要求8所述的晶体管元件,其中,该掺杂半导体区沿晶体管长度方向横向偏离该漏区与源区。
12.如权利要求8所述的晶体管元件,其中,该埋置绝缘层的该部分的厚度为10纳米及更大。
13.一种形成半导体装置的方法,该方法包括:
14.如权利要求13所述的方法,其中,掺杂该衬底材料的该部分包括形成该部分沿晶体管长度方向横向偏离该第一沟槽隔离结构。
15.如权利要求13所述的方法,还包括形成至少一个另外的晶体管元件,其具有位于该半导体层中的漏区与源区并具有形成于该半导体层上且横向位于该漏区与源区之间的栅极电极结构。
技术总结
本发明涉及利用埋置绝缘层作为栅极介电质的高压晶体管,通过使用SOI架构的埋置绝缘材料作为栅极介电材料,而可以位于该埋置绝缘层下方的掺杂半导体区的形式设置栅极电极材料,基于成熟的CMOS技术可形成高压晶体管。该高压晶体管可基于形成复杂全耗尽SOI晶体管的流程以高制程兼容性形成,其中,在一些示例实施例中,也可将该高压晶体管设为全耗尽晶体管配置。
技术研发人员:艾略特·约翰·史密斯,陈倪尔
受保护的技术使用者:格芯(美国)集成电路科技有限公司
技术研发日:
技术公布日:2024/12/2
文档序号 :
【 40202109 】
技术研发人员:艾略特·约翰·史密斯,陈倪尔
技术所有人:格芯(美国)集成电路科技有限公司
备 注:该技术已申请专利,仅供学习研究,如用于商业用途,请联系技术所有人。
声 明 :此信息收集于网络,如果你是此专利的发明人不想本网站收录此信息请联系我们,我们会在第一时间删除
技术研发人员:艾略特·约翰·史密斯,陈倪尔
技术所有人:格芯(美国)集成电路科技有限公司
备 注:该技术已申请专利,仅供学习研究,如用于商业用途,请联系技术所有人。
声 明 :此信息收集于网络,如果你是此专利的发明人不想本网站收录此信息请联系我们,我们会在第一时间删除
