直接键合原生互连件和有源基部管芯的制作方法

本发明总的来说涉及电子电路，更具体地涉及电压源。

背景技术：

1、在微电子系统中，电子电路被制成在晶片或半导体材料(诸如硅)上。具有电子电路的晶片可键合到一个或多个其他晶片上，键合到单独的管芯上，或者其自身被切割成多个管芯，每个管芯包含电路的复制品。具有功能集成电路的每个管芯被称为微芯片或“芯片”。当来自功能库的特定功能被指派给单独的芯片时，或者当大的单片芯片被较小芯片的集合模拟时，这些较小芯片或具有特定或专有功能的芯片可被称为“小芯片”。如本文所用，小芯片通常是指单个管芯上的完整子系统ip芯(知识产权芯)，可重复使用的逻辑单元。小芯片库可用于提供常规或完善的ip块功能。

2、常规上，微芯片和小芯片需要标准接口来彼此通信和交互，并且具有构成微电子器件的较大微电子布局。在行业内预期会使用此类标准接口，并且认为这是理所当然的。在行业内假设需要输入和输出(i/o)的每个逻辑块将通过包括至少一些i/o协议的标准接口工作。标准接口可被正式定义为：

3、“两个系统之间或一个系统的部件之间(例如，处理器与外围设备之间)的互连点，在该互连点处所有物理参数、电参数和逻辑参数均符合预先确定值并且在其他情况下共同使用。可以基于制造商、行业或国际用途将接口归类为标准接口。处理器的i/o通道可归类为标准接口，因为它们对于该类型的所有处理器是公用的，或对于不止一种类型的外围设备是共用的，但它们可以是制造商特有的。一些接口是事实上的行业标准，可用于连接来自不同供应商的器件。其他界面通过行业协会或国际委员会或联盟内的协议进行标准化”(《计算字典2004》，牛津大学出版社2004年首次出版)。

4、标准接口和i/o协议提供了良好特征的输出，这些输出具有足够大的驱动器为各种输出负载供电，并提供其他有益效果，诸如电压调平和具有静电放电(esd)保护的缓冲输入。这些有益效果的折衷是，由给定微芯片的特定逻辑或“芯ip”产生的原生信号必须被适配、修改并且通常被路由，以对标准接口具有合适的兼容性。标准接口继而又使多个独立芯片能够根据标准化协议以标准化方式彼此“通话”，因为这些接口具有标准的引脚几何结构、设计的串行化、标准电压、标准定时等，以实现共同的兼容性。但小芯片和由此产生的3d堆叠ic结构往往更大、更复杂、更昂贵、产生更多的热量，而且比其支持车载标准接口和i/o协议所需的耗电量更大。

技术实现思路

1、本发明提供了直接键合的原生互连件和有源基部管芯。原生互连件是直接在管芯的原生导体与第二管芯的导体之间形成的金属至金属键合，从而放弃了对标准接口的复杂性和开销的需要。管芯的原生导体是电导体，该电导体对管芯的原始信号或原生信号具有电接触，在特定管芯的核心功能逻辑级上操作，而不需要对信号进行显著修改以便与其他管芯连接。

2、在微电子架构中，有源管芯或小芯片经由其芯级导体连接到有源基部管芯。这些原生互连件提供了短数据路径，这放弃了标准接口的开销。由于原生互连件耦接到位，系统可保存再分布路由。有源基部管芯可包含定制逻辑，允许附接的管芯提供存储函数。

3、有源基部管芯可以适应多种互连类型，并且可以容纳来自各种工艺节点和不同操作电压的小芯片。有源基部管芯可利用其自身的状态元件进行信号驱动，或者可在交叉管芯边界上使用附接的小芯片上的状态元件来驱动。有源基部管芯从多个不同的小芯片接收原生芯侧信号，并且能够在有源基部管芯的功能元件与附接的小芯片之间进行双向通信。有源基部管芯可显著减小尺寸和区域占用面积，并且可降低功率要求，尤其是对于大型硬小芯片而言更是如此。当需要时，有源基部管芯可集成中继器单元以用于较长路由，并且利用数据传输方案提高信号质量、改善定时并提供原生高速接口。小芯片可共享基部管芯的处理资源和存储器资源。路由阻塞很小，因为小芯片上的某些电路元件可与基部管芯上的电路元件取向和/或对准，从而改善信号质量和定时。该系统可任选地以双倍数据速率(ddr)或四倍数据速率(qdr)操作。该架构有利于asic、assp和fpga集成电路以及大型神经网络，同时减少了占用面积和功率要求。

4、本
技术实现要素：
并非旨在确定所要求保护的主题的关键或基本特征，也不旨在用作帮助限制所要求保护的主题的范围。

1.一种方法，包括：

2.根据权利要求1所述的方法，其中所述原生互连件放弃标准接口几何结构和输入/输出协议。

3.根据权利要求1所述的方法，进一步包括：

4.根据权利要求1所述的方法，其中所述第一管芯和所述第二管芯被直接键合。

5.根据权利要求4所述的方法，进一步包括：

6.根据权利要求5所述的方法，其中执行所述w2w键合工艺进一步包括：

7.根据权利要求1所述的方法，其中所述第一管芯或所述第二管芯包括有源基部管芯。

8.根据权利要求7所述的方法，进一步包括：

9.根据权利要求8所述的方法，进一步包括：

10.根据权利要求7所述的方法，进一步包括：

11.根据权利要求7所述的方法，进一步包括：

12.根据权利要求7所述的方法，进一步包括：

13.根据权利要求1的方法，进一步包括：

14.根据权利要求13所述的方法，进一步包括：

15.根据权利要求1所述的方法，其中当所述第一管芯和所述第二管芯面对面堆叠、面对背堆叠或背对背堆叠时，所述原生互连件提供在所述第一管芯与所述第二管芯之间的接口。

16.一种微电子器件，包括：

17.根据权利要求16所述的微电子器件，进一步包括：

18.根据权利要求16所述的微电子器件，其中所述至少一个电路被配置为跨越所述原生互连件的一个或多个实例将所述原生信号从所述第一管芯的ip核心传递到所述第二管芯的至少一个功能块。

19.根据权利要求18所述的微电子器件，其中所述原生互连件被配置为在所述第一管芯与所述第二管芯之间提供接口，其中当在所述第一管芯与所述第二管芯之间传递所述原生信号时，所述接口能够操作而无需接口协议和输入/输出协议。

20.根据权利要求19所述的微电子器件，其中所述接口跨越所述第一管芯和所述第二管芯。

21.一种微电子器件，包括：

22.根据权利要求21所述的微电子器件，其中所述原生互连件被电连接到导电特征，所述导电特征被形成在内插器中，所述内插器将所述第一有源管芯电连接到所述第二有源管芯。

23.根据权利要求22所述的微电子器件，其中所述内插器是有源内插器。

24.根据权利要求3所述的微电子器件，其中所述内插器的所述导电特征是所述内插器的原生互连件特征。

25.根据权利要求23所述的微电子器件，其中所述导电特征包括锁存器、触发器或反相器。

26.根据权利要求23所述的微电子器件，其中所述导电特征包括状态元件。

27.根据权利要求23所述的微电子器件，其中，所述导电特征包括中继器、缓冲器、驱动器、重驱动器、状态机、电压调节器或定时组件。

28.根据权利要求22所述的微电子器件，其中所述内插器是无源内插器。

29.根据权利要求21所述的微电子器件，其中所述第一有源管芯被面键合到内插器。

30.根据权利要求29所述的微电子器件，其中所述第二有源管芯被面键合到所述内插器。

31.根据权利要求30所述的微电子器件，其中所述内插器是无源内插器。

32.根据权利要求31所述的微电子器件，其中导电特征被形成在所述无源内插器上的第三有源管芯，其中所述导电特征包括锁存器、触发器或反相器。

33.根据权利要求31所述的微电子器件，其中所述导电特征被形成在所述无源内插器上的第三有源管芯上，其中所述导电特征是中继器、缓冲器、驱动器、重驱动器、状态机、电压调节器或定时组件。

34.根据权利要求22所述的微电子器件，其中所述第一有源管芯或所述第二有源管芯中的至少一个有源管芯的背表面被耦合到所述内插器。

35.根据权利要求21所述的微电子器件，其中所述第一有源管芯的正表面被键合到所述第二有源管芯的正表面，所述原生互连件电连接所述第一有源管芯与所述第二有源管芯。

36.根据权利要求35所述的微电子器件，其中所述原生互连件包括导电特征，所述导电特征包括锁存器、触发器或反相器。

37.根据权利要求35所述的微电子器件，其中所述原生互连件包括包含状态元件的导电特征。

38.根据权利要求35所述的微电子器件，其中所述原生互连件包括导电特征，所述导电特征包括中继器、缓冲器、驱动器、重驱动器、状态机、电压调节器或定时组件。

39.根据权利要求21所述的微电子器件，其中所述第一有源管芯的背表面键合到所述第二有源管芯的正表面或背表面，所述原生互连件电连接所述第一有源管芯和所述第二有源管芯。

40.根据权利要求21所述的微电子器件，其中所述第二有源管芯的背表面键合到所述第一有源管芯的正表面或背表面，所述原生互连件电连接所述第一有源管芯和所述第二有源管芯。

41.根据权利要求21所述的微电子器件，其中所述第一有源管芯通过晶片到晶片w2w键合工艺直接键合到所述第二有源管芯。

42.根据权利要求21所述的微电子器件，其中所述第一有源管芯通过管芯到管芯或管芯到晶片键合工艺直接键合到所述第二有源管芯。

43.根据权利要求21所述的微电子器件，其中电连接所述第一有源管芯和所述第二有源管芯的所述原生互连件是混合键合互连件。

44.根据权利要求21所述的微电子器件，其中电连接所述第一有源管芯和所述第二有源管芯的所述原生互连件是铜与铜扩散键合。

45.根据权利要求21所述的微电子器件，其中电连接所述第一有源管芯和所述第二有源管芯的所述原生互连件是用导电纳米管制成的连接。

46.根据权利要求21所述的微电子器件，其中电连接所述第一有源管芯和所述第二有源管芯的所述原生互连件是金属与金属电接触。

47.一种系统，包括：

48.根据权利要求47所述的系统，其中所述第一功能块包括乘法器、算术逻辑单元alu、指令解码器、数字信号处理器dsp、子系统知识产权ip核心或其组合。

49.根据权利要求47所述的系统，其中所述第一功能块包括知识产权ip核心，所述ip核心包括存储器控制器或可重用逻辑单元。

50.根据权利要求47所述的系统，其中在所述第一管芯与所述有源基部管芯之间传输所述第一信号而无需使用包括输入/输出i/o协议的标准接口。

51.根据权利要求47所述的系统，其中所述第一管芯包括通过多个第一互连直接键合到所述有源基部管芯的多个第一导体，并且所述多个第一导体在所述第一管芯的表面处具有在0.1μm和5μm之间的间距。

52.根据权利要求51所述的系统，其中所述多个第一导体分别直接键合到设置在所述有源基部管芯的表面中的对应的多个键合焊盘。

53.根据权利要求47所述的系统，其中，所述第一管芯包括通过多个第一互连直接键合到所述基部管芯的多个第一导体，并且所述多个第一导体和所述多个第一互连在所述第一管芯和所述基管芯之间形成一个或多个连续电路。

54.根据权利要求53所述的系统，其中所述第一管芯和所述基底管芯通过所述一个或多个连续电路进行两向通信。

55.根据权利要求47所述的系统，其中所述第一互连选自直接键合互连dbi金属化层、铜与铜扩散键合、利用导电纳米管的连接、金属与金属接触以及混合互连。

56.根据权利要求47所述的系统，其中所述第一互连包括直接键合互连db)金属化层。

57.根据权利要求47所述的系统，其中所述有源基部管芯包括一个或多个电压调节器或电压调节域，所述电压调节器或所述电压调节域用于调节在键合到所述有源基部管芯的不同管芯之间的电压。

58.根据权利要求47所述的系统，其中所述第一导体包括中继器、缓冲器、驱动器、重驱动器、状态机、电压调节器、定时组件或其组合。

59.根据权利要求47所述的系统，进一步包括：

60.根据权利要求59所述的系统，其中所述第一导体直接键合到所述有源基部管芯的第一侧，并且所述第二导体直接键合到所述有源基部管芯的相对的第二侧。

61.根据权利要求59所述的系统，其中所述第一管芯和所述第二管芯以堆叠布置被设置在所述有源基部管芯上，并且所述第二导体包括穿过所述第一管芯形成的通孔。

62.根据权利要求59所述的系统，其中所述第一管芯和所述第二管芯以并排布置被设置在所述有源基部管芯上。

63.根据权利要求62所述的系统，还包括设置在所述第二管芯上的第三管芯。

64.根据权利要求47所述的系统，进一步包括：

65.根据权利要求64所述的系统，其中所述第一功能块或所述第二功能块中的至少一个功能块包括存储器控制器。

66.根据权利要求47所述的系统，还包括：与所述第一管芯并排布置地设置在所述基部管芯上的多个微米尺寸的第二管芯，其中所述多个第二管芯中的每个第二管芯包括第二功能块和通过第二互连直接键合到所述有源基部管芯的第二导体，所述有源基部管芯被配置为通过分别包括所述第二导体和所述第二互连的非串行化数据路径从所述第二功能块接收第二信号。

67.一种系统，包括：

68.根据权利要求67所述的系统，其中所述第一功能块包括乘法器、算术逻辑单元alu、指令解码器、数字信号处理器dsp、子系统知识产权ip核心或其组合。

69.根据权利要求67所述的系统，其中所述第一功能块包括知识产权ip核心、所述ip核心包括存储器控制器或可重用逻辑单元。

70.根据权利要求67所述的系统，其中所述非串行化数据路径被配置为在所述第一小芯片和所述有源基部管芯之间传递信号而无需使用包括输入/输出i/o协议的标准接口。

71.根据权利要求67所述的系统，其中所述混合键合具有0.1μm至5μm之间的节距。

72.根据权利要求67所述的系统，其中所述混合键合在所述第一小芯片和所述基底管芯之间形成连续电路。

73.根据权利要求72所述的系统，其中，所述第一小芯片和所述基础管芯被设置成通过所述连续电路两向通信。

74.根据权利要求67所述的系统，其中，还包括通过混合键合附连到所述基部管芯的第二小芯片。

75.根据权利要求74所述的系统，其中，所述有源基部管芯包括用于调节所述第一小芯片和所述第二小芯片之间的电压的一个或多个电压调节器或电压调节域。

76.根据权利要求67所述的系统，其中所述第一小芯片包括第一导体，所述第一导体被混合键合到所述有源基部管芯，并且所述第一导体包括中继器、缓冲器、驱动器、重驱动器、状态机、电压调节器、定时组件或其组合。

77.根据权利要求74所述的系统，其中所述第一小芯片和所述第二小芯片附接到所述有源基部管芯的相对侧。

78.根据权利要求67所述的系统，还包括附接到所述第一小芯片的第二小芯片，其中所述第二小芯片通过设置成通过所述第一小芯片的互连来通信地耦合到所述有源基部管芯。

79.根据权利要求74所述的系统，还包括设置在所述第二小芯片上的第三小芯片。

80.根据权利要求67的系统，进一步包括：

81.根据权利要求80所述的系统，其中，所述第一功能块或所述第二功能块中的至少一个功能块包括存储器控制器。

82.根据权利要求67所述的系统，进一步包括通过混合键合附接到所述有源基部管芯的多个微米尺寸的第二小芯片，其中：