半导体器件及其形成方法与流程

本申请的实施例涉及半导体器件及其形成方法。

背景技术：

1、由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断改进，半导体工业经历了快速增长。在大多数情况下，集成密度的改进源于最小部件尺寸的迭代减小，这允许更多的组件集成至给定区中。随着对缩小电子器件需求的增长，已经出现了对更小且更具创造性的半导体管芯封装技术的需求。这样的封装系统的实例是层叠封装(pop)技术。在pop器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部上，以提供高水平的集成度和组件密度。pop技术通常能够在印刷电路板(pcb)上生产具有增强功能和小覆盖区的半导体器件。

技术实现思路

1、本申请的一些实施例提供了一种半导体器件，包括：第一半导体组件；复合接合层，位于所述第一半导体组件上，所述复合接合层包括：介电应力缓冲层；以及介电平坦化层，其中，所述介电应力缓冲层的硬度大于所述介电平坦化层的硬度；以及第二半导体组件，通过所述复合接合层和所述第二半导体组件上的绝缘接合层之间的绝缘体至绝缘体接合而接合至所述第一半导体组件，其中，所述介电平坦化层设置为所述复合接合层和所述绝缘接合层之间的界面。

2、本申请的又一些实施例提供了一种半导体器件，包括：第一集成电路管芯；复合接合层，位于所述第一集成电路管芯的表面上，其中，所述复合接合层包括：介电应力缓冲层；以及第一介电平坦化层，其中，所述介电应力缓冲层的硬度大于所述第一介电平坦化层的硬度，并且其中，所述介电应力缓冲层设置在所述第一介电平坦化层和所述第一集成电路管芯之间；导电通孔，延伸穿过所述复合接合层；第二集成电路管芯；绝缘接合层，位于所述第二集成电路管芯的表面上；以及接合焊盘，位于所述绝缘接合层中，其中，所述第一集成电路管芯和所述第二集成电路管芯通过以下方式接合在一起：所述复合接合层和所述绝缘接合层之间的绝缘体至绝缘体接合；以及所述导电通孔和所述接合焊盘之间的金属至金属接合。

3、本申请的又一些实施例提供了一种形成半导体器件的方法，包括：在第一半导体组件上方沉积复合接合层，其中，所述复合接合层包括：介电应力缓冲层；以及第一介电平坦化层，其中，所述介电应力缓冲层的硬度大于所述第一介电平坦化层的硬度；对所述第一介电平坦化层实施平坦化工艺；以及通过利用绝缘体至绝缘体接合将所述复合接合层直接接合至所述第二半导体组件上的第一绝缘接合层来将第二半导体组件接合至所述第一半导体组件。

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述介电应力缓冲层的所述硬度与所述介电平坦化层的所述硬度的比率在10∶7至10∶8的范围内。

3.根据权利要求1所述的半导体器件，其中，所述介电应力缓冲层比所述介电平坦化层更结晶。

4.根据权利要求1所述的半导体器件，其中，所述介电应力缓冲层是单片层。

5.根据权利要求1所述的半导体器件，其中，所述介电应力缓冲层包括：

6.根据权利要求1所述的半导体器件，其中，所述第一半导体组件是集成电路管芯，并且其中，所述第二半导体组件是没有任何器件的半导体衬底。

7.根据权利要求1所述的半导体器件，其中，所述第一半导体组件是第一集成电路管芯，并且其中，所述第二半导体组件是第二集成电路管芯。

8.根据权利要求7所述的半导体器件，还包括：

9.一种半导体器件，包括：

10.一种形成半导体器件的方法，包括：