一种单片集成GaNCMOS反相器及其制备方法

1.一种单片集成gan cmos反相器，其特征在于，所述单片集成gan cmos反相器包括：

2.根据权利要求1所述的单片集成gan cmos反相器，其特征在于，所述t型fin结构p-fet包括：所述衬底、所述缓冲层、第一沟道层、第一势垒层、第一p-gan层、栅介质层、所述t型fin结构p-fet的源电极、所述t型fin结构p-fet的漏电极和所述t型fin结构p-fet的栅电极；

3.根据权利要求2所述的单片集成gan cmos反相器，其特征在于，所述衬底的材质为硅或蓝宝石；所述缓冲层和所述第一沟道层的材质均为gan；所述第一势垒层的材质为algan；所述第一p-gan层的掺杂材质为mg；所述第一p-gan层中mg的掺杂浓度自底部至顶部递增；所述栅介质层的材质为al2o3或hfo2；所述t型fin结构p-fet的源电极和所述t型fin结构p-fet的漏电极均由ni和au，或者pt和au自下而上依次堆叠形成；所述t型fin结构p-fet的栅电极由ni和au自下而上依次堆叠形成。

4.根据权利要求3所述的单片集成gan cmos反相器，其特征在于，所述衬底的厚度范围为300μm～1000μm；所述缓冲层的厚度范围为1μm～5μm；所述第一沟道层的厚度范围为100nm～500nm；所述第一势垒层的厚度范围为15nm～30nm；所述第一p-gan层的厚度范围为50nm～100nm；所述栅介质层的厚度范围为10nm～30nm；所述t型fin结构p-fet的源电极、所述t型fin结构p-fet的漏电极和所述t型fin结构p-fet的栅电极的厚度范围均为100nm～300nm。

5.根据权利要求1所述的单片集成gan cmos反相器，其特征在于，所述t型fin结构的高度为200nm～300nm；所述t型fin结构沿平行于源漏沟道方向的长度为0.1μm～5μm；所述t型fin结构沿垂直于源漏沟道方向的宽度为20nm～200nm；相邻的t型fin结构的间距为100nm～500nm。

6.根据权利要求1所述的单片集成gan cmos反相器，其特征在于，所述hemt包括：所述衬底、所述缓冲层、第二沟道层、第二势垒层、第二p-gan层、栅介质层、所述hemt的源电极、所述hemt的漏电极和所述hemt的栅电极；

7.根据权利要求6所述的单片集成gan cmos反相器，其特征在于，所述衬底的材质为si或蓝宝石；所述缓冲层和所述第二沟道层的材质均为gan；所述第二势垒层的材质为algan；所述第二p-gan层的掺杂材质为mg；所述第二p-gan层中mg的掺杂浓度自底部至顶部递增；所述栅介质层的材质为al2o3或hfo2；所述hemt的源电极和所述hemt的漏电极均由ti、al、ni和au自下而上依次堆叠形成；所述hemt的栅电极由ni和au自下而上依次堆叠形成。

8.根据权利要求7所述的单片集成gan cmos反相器，其特征在于，所述衬底的厚度范围为300μm～1000μm；所述缓冲层的厚度范围为1μm～5μm；所述第二沟道层的厚度范围为100nm～500nm；所述第二势垒层的厚度范围为15nm～30nm；所述第二p-gan层的厚度范围为50nm～100nm；所述栅介质层的厚度范围为10nm～30nm；所述hemt的源电极和所述hemt的漏电极的厚度范围均为260nm；所述hemt的栅电极的厚度范围为120nm～250nm。

9.根据权利要求1所述的单片集成gan cmos反相器，其特征在于，所述t型fin结构p-fet的两侧、所述hemt的两侧和所述隔离槽内均覆盖有介质层，且所述介质层、所述t型fin结构p-fet中的栅介质层和所述hemt中的栅介质层是同时淀积形成的。

10.一种单片集成gan cmos反相器的制备方法，其特征在于，所述制备方法包括：