一种自适应衬底电位产生电路及其应用的制作方法

本发明涉及集成电路中放大器、比较器等输入对管衬底偏置电位的选取，具体涉及自动检测输入对管工作状态并自适应给出衬底电位的一种自适应衬底电位产生电路及其应用，属于半导体集成电路。

背景技术：

1、当运算放大器、比较器等电路使用mos管作为输入对管时，需要为衬底选择合适的电位以保证对管正常工作。衬底电位的选取一般需要考虑两个因素：一、最低工作电压条件下，处于共模切换点时，输入对管电流镜是否正常工作，从而给出正常的电流；二、最低和最高共模条件下，pmos对管、nmos对管是否工作在饱和区。通常情况，由于nmos管的阈值电压更低，在高共模条件下容易处于线性区，需要使用较大的衬底偏置保证高共模下的正常工作。除此之外，不使用隔离器件的nmos管衬底电位接地。因此主要考虑pmos对管衬底电位连接方式。

2、传统结构pmos对管衬底电位接固定值，一般为电源电压或pmos管自身的源极电压，如图1和图2所示。图1所示电路pmos对管的衬底接电源电位，由于衬偏效应，第一pmos管和第二pmos管的阈值电压（vthp）抬高，优点是在最低共模电压（vcm）情况下，如vcm=vgnd-0.2v，由于对管源漏之间电位，vthp增大，增大，pmos对管更容易处于饱和区，即。但是这种连接方式带来了缺点，由于pmos对管阈值电压增大，当共模电压抬高时，nmos对管与pmos对管电流镜的切换电压变低，在最低工作电压条件下容易造成pmos对管关断时，nmos对管无法正常工作。因此限制了电路的最低工作电压。图2所示电路将pmos对管的衬底电位接自身的源极，避免了衬偏效应对阈值电压造成的影响，优点是在最低工作电压条件下，pmos对管切换点电位提高，共模切换点附近nmos对管更容易处于正常工作状态。这种连接方式也带来了缺点，当输入共模电压较低时，由于vthp较小，对管小，pmos对管容易进入线性区，从而造成电路工作状态异常。

3、除此之外还有第三种衬底电位连接方式，如图3所示。pmos对管的衬底电位由自身的源极电位加上一个pmos3的vgs3和一个vdiod电位构成，即衬偏电位vsb=vgs3+vdiod，为对管pmos1、pmos2衬底提供了随共模变化的衬底电位，让衬底电位高于共模电位一个固定值，但随之带来的问题与图1和图2相同。若衬底电位设置偏高，低压电源，共模切换时无法保证至少有一个对管正常工作，若电位设置偏低，低压低共模条件下无法保证pmos对管处于正常饱和区，所以图3结构，尤其是低压电路，对vbulk电位要求较高。除此之外，由于芯片生产工艺的偏差，实际工作环境的变化，vbulk电位在一定范围内波动，降低了电路运行的鲁棒性。

4、上述三种结构本质上存在的问题是无法主动检测输入对管的工作状态，从而决定是否要施加衬偏电压，施加多少衬偏电压。图1和图2衬底电位完全固定，无法检测共模变化与对管状态vds的变化，图3结构可以检测共模电压的变化，但vsb电位固定，仍然无法根据对管vds变化给出对应的值。所以，需要设计一种为对管衬底电位提供合适电位的新结构，有助于降低电路工作的最低电压，并且提高电路的共模输入范围。

技术实现思路

1、本发明所要解决的技术问题是：提供一种自适应衬底电位产生电路及其应用，能够主动检测对管的工作状态，并提供自适应衬底电位，降低电路的最低工作电压，提高共模输入范围。

2、本发明为解决上述技术问题采用以下技术方案：

3、一种自适应衬底电位产生电路，包括：用于检测外部对管工作状态的状态检测电路、用于自适应为外部对管提供衬底偏置电位的输出电位控制电路、用于为所述状态检测电路和所述输出电位控制电路供电的电流镜电路以及与外部连接的vsense1、vsense2、vsense3、vbulk、vdd、gnd和ib七个端口；

4、vsense1端口用于检测输入外部对管的共模信号的变化，vsense2和vsense3端口用于采集外部对管的漏极电位，vbulk端口用于为外部对管提供衬底偏置电位，ib端口用于为所述电流镜电路供电；

5、所述状态检测电路包括第一至第三pmos管、第九pmos管、第一至第二nmos管以及第一拉偏电阻；第一pmos管的栅极连接vsense2端口，第二pmos管的栅极连接vsense3端口，第一pmos管和第二pmos管的源极并联后连接到第一拉偏电阻的一端，第一pmos管和第二pmos管的漏极并联后连接到第一nmos管的漏极，第一pmos管的衬底和源极相接，第二pmos管的衬底和源极相接；

6、第一nmos管的栅极与第二nmos管的栅极连接，第一nmos管的源极和第二nmos管的源极接gnd端口，第一nmos管的栅极和漏极相接；第二nmos管的漏极与第三pmos管的漏极相连后作为所述状态检测电路的输出，连接到所述输出电位控制电路；第三pmos管的栅极接vsense1端口，第三pmos管的衬底和源极相接，第三pmos管的源极和第一拉偏电阻的另一端分别连接第九pmos管的漏极，第九pmos管为所述状态检测电路的电流镜，为其提供恒定电流。

7、作为本发明的一种优选方案，所述输出电位控制电路包括第三至第五nmos管、第八nmos管、第四至第八pmos管、第二拉偏电阻以及补偿电容，其中，第四pmos管、第五pmos管、第三nmos管和第四nmos管构成第一级运放，第五nmos管和第六pmos管构成第二级运放，第七pmos管构成第三级运放；

8、第一级运放中，第四pmos管的栅极连接所述状态检测电路的输出，第五pmos管的栅极接vsense1端口，第四pmos管的源极与第五pmos管的源极并联后连接到第八pmos管的漏极；第三nmos管和第四nmos管构成第一级运放的负载管，第五pmos管的漏极与第四nmos管的漏极相连后接到补偿电容的一端，第四pmos管的漏极与第三nmos管的漏极连接，第三nmos管的栅极与第四nmos管的栅极连接，第三nmos管的栅极与漏极相接，第三nmos管的源极与第四nmos管的源极接gnd端口；

9、第二级运放中，第五nmos管的栅极连接补偿电容的一端，源极与第八nmos管的漏极连接，漏极与第六pmos管的漏极连接；第六pmos管的漏极与栅极相接；第八nmos管的栅极连接ib端口；

10、第三级运放中，第七pmos管的栅极连接第六pmos管的栅极，漏极连接第二拉偏电阻的一端；第二拉偏电阻的另一端与vsense1端口和第五pmos管的栅极连接，第七pmos管的漏极连接vbulk端口；第七pmos管的源极、第六pmos管的源极、第八pmos管的源极和第九pmos管的源极均接vdd端口，第八pmos管的栅极与第九pmos管的栅极连接。

11、作为本发明的一种优选方案，所述电流镜电路包括第六至第七nmos管以及第十pmos管；第七nmos管的漏极连接ib端口，第七nmos管的栅极与第六nmos管的栅极连接，第七nmos管的源极、第六nmos管的源极和第八nmos管的源极接gnd端口，第六nmos管的漏极与第十pmos管的漏极连接，第十pmos管的源极接vdd端口，第十pmos管的栅极与第九pmos管的栅极、第八pmos管的栅极连接，第十pmos管的栅极与漏极相接。

12、作为本发明的一种优选方案，所述外部对管包括第十一和第十二pmos管；第十一pmos管、第十二pmos管的源极分别与vsense1端口连接，第十一pmos管的漏极连接vsense2端口，第十二pmos管的漏极连接vsense3端口，第十一pmos管、第十二pmos管的衬底分别与vbulk端口连接，第十一pmos管、第十二pmos管的栅极分别连接共模信号输入端。

13、作为本发明的一种优选方案，所述第一nmos管、第二nmos管、第六nmos管、第七nmos管和第八nmos管均为电流镜管，第六至第十pmos管均为电流镜管。

14、作为本发明的一种优选方案，所述第一pmos管与第二pmos管的尺寸比为1:1，第三pmos管与第一pmos管的尺寸比为2:1，第四pmos管与第五pmos管的尺寸比为1:1，第一nmos管与第二nmos管的尺寸比为1:1，第三nmos管与第四nmos管的尺寸比为1:1。

15、一种芯片电路，所述芯片电路中包括所述的自适应衬底电位产生电路。

16、本发明采用以上技术方案与现有技术相比，具有以下技术效果：

17、1、本发明能够自动检测输入对管的工作状态，并使用放大器电路自适应控制电位输出，降低了电路最低工作电压，提高了输入共模范围。传统的电路输入对管衬底只能接固定电位，需要在最低工作电压共模切换及输入共模范围之间折中，实践中往往牺牲最低工作电压。而本发明解决了低压传统电路衬底电位难以选择的问题，兼顾了更低的工作电压及更大的输入共模范围。

18、2、本发明状态检测部分比较器使用固定电阻及电流设置拉衬偏的阈值，通过改变电阻阻值及电流的方式可以更灵活地控制输入对管的vds。

19、3、在不同的电压及共模条件下，本发明能够自主在图1、图2和图3三种结构之间切换，保留了三种结构的优势。在低共模条件下，输入对管衬底电位拉到最大，工作状态与图1所示结构相同。在高共模条件下，输入对管衬底电位连接自身源极，输入对管的工作状态与图2所示电路相同。当输入对管vds接近状态检测部分设置的阈值电压时，输入对管衬偏电位由决定，因此工作状态与图3相似。