半导体结构及其制备方法与流程

本公开涉及半导体，特别是涉及一种半导体结构及其制备方法。

背景技术：

1、随着半导体集成电路器件技术的不断发展，追求高电学性能的产品已经成为了一直以来的目标。

2、然而，在目前已有的工艺制程中，相邻位线(bitline，简称bl)间容易形成较大的耦合电容(coupling capacity)效应，会严重影响电学性能。

技术实现思路

1、基于此，有必要针对现有技术中的不足之处，提供一种半导体结构及其制备方法。

2、一方面，本公开提供一种半导体结构，包括：

3、衬底，包括间隔排布的多个有源区；

4、多个位线，于所述衬底上平行间隔排布；所述位线包括层叠的位线导电层及位线介质层；所述位线具有第一部分及第二部分；其中，所述第一部分位于所述位线与所述有源区的交叠处，所述第二部分位于相邻所述有源区之间，且所述第二部分的所述位线导电层的顶面低于所述第一部分的所述位线导电层的顶面；

5、多个位线接触结构，位于所述第一部分与所述有源区之间。

6、在一些实施例中，所述衬底内包括位于所述有源区之间的浅沟槽隔离结构；

7、所述浅沟槽隔离结构顶部具有多个间隔排布的位线凹槽，所述位线凹槽在所述衬底上的投影与所述位线在所述衬底上的投影至少部分重合；所述第二部分的所述位线导电层位于所述位线凹槽内。

8、在一些实施例中，所述半导体结构还包括：

9、隔绝层，位于所述第二部分与所述位线凹槽的侧壁之间以及所述第二部分与所述位线接触结构之间。

10、在一些实施例中，对应于同一所述位线的多个所述位线接触结构顶面相平齐；所述位线接触结构的顶面高于所述衬底的顶面；所述位线第二部分的所述位线导电层的顶面高于所述位线接触结构，且高于所述位线第一部分的所述位线导电层的底面。

11、在一些实施例中，在竖直方向上，所述第一部分的顶部与所述第二部分的顶部之间的高度差，小于所述第一部分的最大厚度。

12、在一些实施例中，所述半导体结构还包括：

13、多个字线，于所述衬底内平行间隔排布；

14、所述位线接触结构覆盖所述字线的顶部。

15、另一方面，本公开还提供一种半导体结构的制备方法，包括如下步骤：

16、提供衬底；所述衬底包括间隔排布的多个有源区；

17、于所述衬底内形成位线接触结构；

18、于所述衬底上形成多个平行间隔排布的位线，经由所述位线接触结构与所述有源区电性连接；所述位线包括层叠的位线导电层及位线介质层；所述位线形成有第一部分及第二部分；其中，所述第一部分位于所述位线与所述有源区的交叠处，所述第二部分位于相邻所述有源区之间，且所述第二部分的所述位线导电层的顶面低于所述第一部分的所述位线导电层的顶面。

19、在一些实施例中，所述衬底内形成有多个平行间隔排布的字线；所述于所述衬底内形成位线接触结构，包括：

20、于所述衬底上形成间隔排布的位线接触开口；所述位线接触开口暴露出相邻所述字线之间的所述有源区；

21、于所述位线接触开口内形成位线接触结构。

22、在一些实施例中，所述提供衬底，包括：

23、于所述衬底内形成浅沟槽隔离结构，所述浅沟槽隔离结构在所述衬底内隔离出间隔排布的多个所述有源区；

24、所述于所述衬底上形成多个平行间隔排布的位线，包括：

25、于所述衬底上形成多个间隔排布的位线凹槽；

26、于所述位线凹槽的侧壁形成隔绝层；

27、于所述浅沟槽隔离结构顶部形成多个平行间隔排布的位线；其中，所述第二部分的所述位线导电层形成于所述位线凹槽内，所述位线在所述衬底上的投影与所述位线凹槽在所述衬底上的投影至少部分重合。

28、在一些实施例中，所述于所述衬底内形成浅沟槽隔离结构之后，于所述衬底内形成位线接触结构之前，还包括：于所述衬底上形成刻蚀停止材料层；

29、于所述衬底上形成间隔排布的位线接触开口，包括：

30、形成位线接触开口，所述位线接触开口贯穿所述刻蚀停止材料层，并延伸至所述衬底内，保留的所述刻蚀停止材料层作为刻蚀停止层；

31、于所述位线接触开口内形成位线接触结构，包括：

32、形成位线接触材料层，所述位线接触材料层填满所述位线接触开口，且覆盖所述刻蚀停止层；

33、去除部分所述位线接触材料层，保留的所述位线接触材料层与所述刻蚀停止层共同构成所述位线接触结构；

34、其中，对应于同一所述位线的多个所述位线接触结构顶面相平齐；所述位线接触结构的顶面高于所述衬底的顶面；所述位线第二部分的所述位线导电层的顶面高于所述位线接触结构，且高于所述位线第一部分的所述位线导电层的底面。

35、本公开提供的半导体结构及其制备方法，至少具有如下有益效果：

36、在本公开提供的半导体结构及其制备方法中，通过将位线设置为位于与有源区相交叠的第一部分以及位于相邻有源区之间的第二部分，并将位线第二部分的位线导电层设置为顶面低于位线第一部分的位线导电层的顶面，如此设置可以减少相邻位线相对的截面积，进而减少相邻位线间的耦合电容效应。

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述衬底内包括位于所述有源区之间的浅沟槽隔离结构；

3.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：

4.根据权利要求1所述的半导体结构，其特征在于，对应于同一所述位线的多个所述位线接触结构顶面相平齐；所述位线接触结构的顶面高于所述衬底的顶面；所述位线第二部分的所述位线导电层的顶面高于所述位线接触结构，且高于所述位线第一部分的所述位线导电层的底面。

5.根据权利要求1所述的半导体结构，其特征在于，在竖直方向上，所述第一部分的顶部与所述第二部分的顶部之间的高度差，小于所述第一部分的最大厚度。

6.根据权利要求1至5中任一项所述的半导体结构，其特征在于，还包括：

7.一种半导体结构的制备方法，其特征在于，包括如下步骤：

8.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述衬底内形成有多个平行间隔排布的字线；所述于所述衬底内形成位线接触结构，包括：

9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述提供衬底，包括：

10.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述于所述衬底内形成浅沟槽隔离结构之后，于所述衬底内形成位线接触结构之前，还包括：于所述衬底上形成刻蚀停止材料层；