集成电路设计的单独部分的独立仿真的制作方法

1.一种方法，其包括：

2.根据权利要求1所述的方法，其中所述仿真系统的所述部分包括从包括以下的群组中选择的一或多个组件：

3.根据权利要求2所述的方法，其中所述仿真互连件包括从包括以下的群组中选择的一或多个互连件：

4.根据权利要求1所述的方法，其进一步包括将所述多个电路模块单独供应到仿真编译器以生成多个经编译电路模块。

5.根据权利要求4所述的方法，其中所述仿真编译器经配置以将仿真通信电路结构编译成所述多个电路模块中的电路模块，所述仿真通信电路结构经配置以经由所述一或多个仿真互连件与所述多个电路模块中的另一个电路模块通信。

6.根据权利要求1所述的方法，其进一步包括：

7.根据权利要求6所述的方法，其进一步包括：

8.根据权利要求1所述的方法，其中所述使用所述仿真系统仿真所述集成电路设计的所述操作包括：

9.一种系统，其包括：

10.根据权利要求9所述的系统，其中所述存储器进一步存储指令，所述指令当被执行时使所述处理器控制刺激捕获电路捕获以从由所述第一仿真系统仿真的所述第一分区传输到由所述第二仿真系统仿真的所述第二分区的刺激。

11.根据权利要求10所述的系统，其中所述刺激捕获电路连接到所述第一仿真系统与所述第二仿真系统之间的仿真互连件。

12.根据权利要求10所述的系统，其中所述刺激捕获电路连接到所述第二仿真系统的仿真通信电路结构。

13.根据权利要求9所述的系统，其中所述第一仿真系统经配置以依第一仿真时钟速率仿真所述第一分区，且

14.一种非暂时性计算机可读介质，其包括经存储指令，所述指令当由处理器执行时使所述处理器：

15.根据权利要求14所述的非暂时性计算机可读介质，其中所述第一仿真通信电路结构连接到所述第一电路模块的输出引脚，且经配置以根据协议在所述输出引脚处发送表示信号的数据分组，且

16.根据权利要求14所述的非暂时性计算机可读介质，其中所述第一仿真通信电路结构及所述第二仿真通信电路结构以所述协议级来表示。

17.根据权利要求14所述的非暂时性计算机可读介质，其中所述第一仿真通信电路结构及所述第二仿真通信电路结构以所述事务级来表示。

18.根据权利要求14所述的非暂时性计算机可读介质，其中所述第一仿真通信电路结构及所述第二仿真通信电路结构以所述分组级来表示。

19.根据权利要求14所述的非暂时性计算机可读介质，其进一步存储指令，所述指令当被执行时使所述处理器：

20.根据权利要求14所述的非暂时性计算机可读介质，其中所述第一经编译电路模块由第一仿真时钟控制，且