延迟电路的制作方法

本技术涉及电路，尤其涉及一种延迟电路。

背景技术：

1、在电路领域中，经常需要对信号进行延迟。传统的延迟电路结构复杂，需要使用专门的元器件，成本高，而且对输入信号的延迟时间受到元器件参数的限制，灵活性差，不易根据需求调整对输入信号的延迟时间。因此，需要一种结构简单、易改变延迟时间的信号延迟方式。

技术实现思路

1、为解决上述技术问题或至少部分地解决上述技术问题，本实用新型实施例提供了一种延迟电路。

2、第一方面，本实用新型实施例提供了一种延迟电路，所述延迟电路接收第一信号作为输入信号，对所述第一信号进行延迟输出第二信号；

3、所述延迟电路包括多个基本单元和第一反相器，所述多个基本单元之间级联，所述第一反相器的输入端耦合第一级基本单元的输出端；所述第一信号在所述延迟电路中流经一个或多个级联的基本单元，并从所述第一级基本单元输出给所述第一反相器；所述第一反相器输出所述第二信号；

4、所述延迟电路通过控制所述第一信号流经的基本单元的数量来控制所述第一信号在所述延迟电路中的传输时延，所述第二信号相对于所述第一信号的延迟时长与所述第一信号流经的基本单元的数量正相关。

5、可选地，每个所述基本单元包括第一输入端、第二输入端、第三输入端、第一输出端以及第二输出端；所述第一输入端接收所述第一信号或者与上一级基本单元第二输出端耦合；所述第二输入端接收所述控制信号；第三输入端与下一级基本单元第一输出端耦合或者接收第三信号；第一输出端与所述第一反相器输入端耦合或者与上一级基本单元第三输入端耦合；第二输出端与下一级基本单元第一输入端耦合。

6、可选地，第一级所述基本单元的第一输入端接收所述第一信号，第二输入端接收对应的控制信号，第三输入端与下一级基本单元第一输出端耦合；第一输出端与所述第一反相器输入端耦合，第二输出端与下一级基本单元第一输入端耦合；中间级所述基本单元的第一输入端与上一级基本单元第二输出端耦合，第二输入端接收对应的控制信号，第三输入端与下一级基本单元的第一输出端耦合，第一输出端与上一级基本单元第三输入端耦合，第二输出端与下一级基本单元第一输入端耦合；最后一级所述基本单元的第一输入端与上一级基本单元第二输出端耦合，第二输入端接收对应的控制信号，第三输入端接收所述第三信号；第一输出端与上一级基本单元第三输入端耦合。

7、可选地，每个所述基本单元包括：第二反相器、第三反相器、第一与非门、第二与非门和第三与非门；

8、所述第二反相器输入端接收所述第一信号或者上一级基本单元第二输出端输出的信号；所述第二反相器输出端与所述第三反相器输入端耦合，所述第三反相器输出端为基本单元的第二输出端；

9、所述第一与非门包括第四输入端、第五输入端以及第三输出端；第四输入端为基本单元第一输入端；第五输入端为基本单元第二输入端；

10、所述第二与非门包括第六输入端、第七输入端以及第四输出端；第六输入端耦合所述第一与非门的第三输出端；第七输入端为基本单元第三输入端；

11、所述第三与非门包括第八输入端、第九输入端以及第五输出端；第八输入端耦合所述第二与非门的第四输出端；第九输入端接收第四信号；第五输出端为基本单元的第一输出端。

12、可选地，所述延迟电路接收控制信号组，所述控制信号组包括多个控制信号，所述控制信号与所述基本单元一一对应；所述延迟电路根据所述控制信号组，控制所述第一信号流经的基本单元的数量。

13、可选地，所述延迟电路根据所述控制信号组中各个控制信号的值来控制所述第一信号流经的基本单元的数量；其中，在一控制信号组中只有一个控制信号的值处于第一值。

14、可选地，所述延迟电路中第k级基本单元接收的控制信号处于第一值，其他各级基本单元接收的控制信号处于第二值，所述第一信号流经所述延迟电路中第k级基本单元之前的各个基本单元、第k级基本单元和所述第一反相器，1≤k≤m，m表示所述延迟电路中基本单元的数量，k和m均为正整数。

15、可选地，所述延迟电路中第一级基本单元接收的控制信号处于第一值，其它各级基本单元接收到的控制信号处于第二值，所述第一信号流经所述延迟电路中第一级基本单元以及第一反相器，所述延迟电路输出第一延迟信号；

16、所述延迟电路中第二级基本单元接收的控制信号处于第一值，其它各级基本单元接收到的控制信号处于第二值，所述第一信号流经所述延迟电路中第一级基本单元、第二基本单元以及第一反相器，所述延迟电路输出第二延迟信号；

17、所述延迟电路中第三级基本单元接收的控制信号处于第一值，其它各级基本单元接收到的控制信号处于第二值，所述第一信号流经所述延迟电路中第一级基本单元、第二基本单元、第三级基本单元以及第一反相器，所述延迟电路输出第三延迟信号。

18、可选地，控制信号处于第一值，所述第一信号流经接收所述控制信号的基本单元的第一与非门、第二与非门以及第三与非门，通过第三与非门输出端输出并依次流经所述基本单元上级的各个基本单元的第二与非门以及第三与非门，以及从所述延迟电路中第一级基本单元的第三与非门输出给第一反相器；控制信号处于第二值，所述第一信号流经接收所述控制信号的基本单元的第二反相器与第三反相器，并传输给下一级基本单元。

19、可选地，所述延迟电路中每个基本单元对输入的信号所能延迟的时间为t1；所述第一延迟信号相对于所述第一信号的延迟时间为t1，所述第二延迟信号相对于所述第一信号的延迟时间为2t1，所述第三延迟信号相对于所述第一信号的延迟时间为3t1。

20、本实用新型实施例提供的延迟电路包括多个基本单元和第一反相器，多个基本单元之间级联，第一反相器的输入端耦合第一级基本单元的输出端；第一信号在延迟电路中流经一个或多个级联的基本单元，并从第一级基本单元输出给第一反相器；第一反相器输出第二信号；延迟电路通过控制第一信号流经的基本单元的数量来控制第一信号在延迟电路中的传输时延，第二信号相对于第一信号的延迟时长与第一信号流经的基本单元的数量正相关。该延迟电路结构简单，成本低，第一信号流经的基本单元越多，对第一信号的延迟时间越长，通过改变第一信号流经的基本单元的数量来改变延迟时间，从而灵活变更延迟时长满足需求。

1.延迟电路，其特征在于，所述延迟电路接收第一信号作为输入信号，对所述第一信号进行延迟输出第二信号；

2.根据权利要求1所述的电路，其特征在于，每个所述基本单元包括第一输入端、第二输入端、第三输入端、第一输出端以及第二输出端；

3.根据权利要求2所述的电路，其特征在于，

4.根据权利要求2或3所述的电路，其特征在于，每个所述基本单元包括：第二反相器、第三反相器、第一与非门、第二与非门和第三与非门；

5.根据权利要求1所述的电路，其特征在于，

6.根据权利要求5所述的电路，其特征在于，所述延迟电路根据所述控制信号组中各个控制信号的值来控制所述第一信号流经的基本单元的数量；其中，在一控制信号组中只有一个控制信号的值处于第一值。

7.根据权利要求6所述的电路，其特征在于，所述延迟电路中第k级基本单元接收的控制信号处于第一值，其他各级基本单元接收的控制信号处于第二值，所述第一信号流经所述延迟电路中第k级基本单元之前的各个基本单元、第k级基本单元和所述第一反相器，1≤k≤m，m表示所述延迟电路中基本单元的数量，k和m均为正整数。

8.根据权利要求7所述的电路，其特征在于，

9.根据权利要求8所述的电路，其特征在于，

10.根据权利要求9所述的电路，其特征在于，所述延迟电路中每个基本单元对输入的信号所能延迟的时间为t1；