芯片内部时钟周期抖动测量装置、方法及芯片与流程

本发明涉及半导体，尤其涉及一种芯片内部时钟周期抖动测量装置、方法及芯片。

背景技术：

1、在数字电路设计中，时钟抖动是一个重要的性能指标，它表征了时钟信号的稳定性和精确度。时钟抖动会直接影响高速接口的速率，同时也会对片上系统（system onchip，soc）的数字电路的时序产生不利影响。目前，通过片外示波器来测量抖动大小，进而通过优化设计来提升时钟质量，但是这种测量方法存在测量不准确的问题。

2、比如，在soc数字时序签核过程中，特别是在建立（setup）时序检查中，时钟周期的长短直接影响时序的满足情况，而时钟周期的长短与时钟周期抖动密切相关。然而，目前测量方式一般是将芯片内部时钟通过输出口接到芯片外的示波器来测试，但是在时钟传输路径上，如果电源质量不好，会导致时钟测量结果的恶化，无法准确测量到内部电路实际的时钟周期抖动。

技术实现思路

1、有鉴于此，本发明实施例提供一种芯片内部时钟周期抖动测量装置、方法及芯片，便于提高芯片内部时钟周期抖动测量的准确性。

2、第一方面，本发明实施例提供一种芯片内部时钟周期抖动测量装置，所述装置包括：设置于芯片内部的基准信号生成单元和时间数字转换单元；其中，所述基准信号生成单元，用于生成作为参考信号的时钟基准信号； 所述时间数字转换单元，用于接收芯片内部产生的待测时钟信号，接收所述时钟基准信号，以及，计算所述待测时钟信号和所述时钟基准信号的相位差；其中，所述相位差用于表征所述待测时钟信号周期抖动状况。

3、根据本发明一种实施例，所述装置还包括：时间数字转换校准控制单元，用于对所述时间数字转换单元的步长精度进行校准。

4、根据本发明一种实施例，所述时间数字转换单元，包括：前后相连的多级第一延迟单元，还用于接收预定相位差的第一时钟信号和第二时钟信号并传输；

5、所述时间数字转换校准控制单元，具体用于根据期望步长精度对所述多级第一延迟单元的电路参数进行调整，并监测时间数字转换单元的输出值是否达到预期输出值；其中，所述预定相位差与该预期输出值的比值等于所述期望步长精度；

6、当监测时间数字转换单元的输出值达到所述预期输出值时，则确定当前时间数字转换单元的步长精度校准为期望步长精度。

7、根据本发明一种实施例，所述装置还包括：延迟锁相环，用于对输入时钟信号进行处理，输出具有所述预定相位差的第一时钟信号和第二时钟信号。

8、根据本发明一种实施例，所述延迟锁相环包括：单端转差分模块，用于将输入时钟信号转换为差分时钟信号；

9、多级相连的第二延迟单元，用于调节控制所述差分时钟信号的延迟量；

10、相位比较器，用于对经过多级所述第二延迟单元的差分时钟信号，计算其相位差；

11、锁相环状态控制器，当根据所述相位差计算结果确认所述差分时钟信号相位差达到预期相位差时，则将该差分时钟信号确定为用于校准tdc步长精度的第一时钟信号和第二时钟信号。

12、根据本发明一种实施例，锁相环状态控制器，还用于当确认所述差分时钟信号相位差未达到预期相位差时，则根据相位比较器的计算结果调整每级第二延迟单元的电路参数，以改变第二延迟单元的延迟量，直至所述差分时钟信号相位差达到预期相位差。

13、根据本发明一种实施例，所述装置还包括：位于芯片内部的测量值读取单元，用于读取时间数字转换单元输出的多个相位差测量值；

14、根据多个所述相位差测量值计算得到多种用于表征待测时钟信号周期抖动的参数值，该参数值包括：最大相位差值、最小相位差值、平均相位差值、最大周期抖动、最小周期抖动和峰对峰周期抖动中的至少一种。

15、第二方面，本发明还实施例提供一种芯片内部时钟周期抖动测量方法，包括：利用时间数字转换单元接收芯片内部产生的待测时钟信号，以及，接收用于作为参考信号的时钟基准信号；

16、计算所述待测时钟信号和所述时钟基准信号的相位差，所述相位差用于表征所述待测时钟信号周期抖动状况。

17、第三方面，本发明还实施例提供一种芯片，包括：第一方面任一所述的芯片内部时钟周期抖动测量装置。

18、本发明实施例提供的芯片内部时钟周期抖动测量装置、方法及芯片，通过在芯片内部设置基准信号生成单元和时间数字转换单元，利用基准信号生成单元生成一个作为参考信号的时钟基准信号给时间数字转换单元， 时间数字转换单元接收芯片内部产生的待测时钟信号和所述时钟基准信号，并进行相位差的计算，进而表征出待测时钟信号周期抖动状况，可以直接实现在芯片内部完成时钟周期抖动的测量，减少了外部环境对测量结果的影响，从而便于提高芯片时钟周期抖动测量的准确性。

1.一种芯片内部时钟周期抖动测量装置，其特征在于，所述装置包括：设置于芯片内部的基准信号生成单元和时间数字转换单元；其中，

2.根据权利要求1所述的芯片内部时钟周期抖动测量装置，其特征在于，还包括：时间数字转换校准控制单元，用于对所述时间数字转换单元的步长精度进行校准。

3.根据权利要求2所述的芯片内部时钟周期抖动测量装置，其特征在于，所述时间数字转换单元，包括：前后相连的多级第一延迟单元，用于接收预定相位差的第一时钟信号和第二时钟信号；

4.根据权利要求3所述的芯片内部时钟周期抖动测量装置，其特征在于，还包括：延迟锁相环，用于对输入时钟信号进行处理，输出具有所述预定相位差的第一时钟信号和第二时钟信号。

5.根据权利要求4所述的芯片内部时钟周期抖动测量装置，其特征在于，所述延迟锁相环包括：单端转差分模块，用于将输入时钟信号转换为差分时钟信号；

6.根据权利要求5所述的芯片内部时钟周期抖动测量装置，其特征在于，

7.根据权利要求1所述的芯片内部时钟周期抖动测量装置，其特征在于，所述装置还包括：位于芯片内部的测量值读取单元，用于读取时间数字转换单元输出的多个相位差测量值；

8.一种芯片内部时钟周期抖动测量方法，其特征在于，包括：

9.根据权利要求8所述的芯片内部时钟周期抖动测量方法，其特征在于，所述方法还包括：在测量开始前，对所述时间数字转换单元的步长精度进行校准。

10.根据权利要求9所述的芯片内部时钟周期抖动测量方法，其特征在于，在测量开始前，对所述时间数字转换单元的步长精度进行校准，包括：

11.根据权利要求10所述的芯片内部时钟周期抖动测量方法，其特征在于，

12.根据权利要求11所述的芯片内部时钟周期抖动测量方法，其特征在于，

13.根据权利要求12所述的芯片内部时钟周期抖动测量方法，其特征在于，对经过延迟处理的差分时钟信号，计算其相位差之后，所述方法还包括：当确认所述差分时钟信号相位差未达到预期相位差时，则根据相位比较器的计算结果调整每级第二延迟单元的电路参数，以改变第二延迟单元的延迟量，直至所述差分时钟信号相位差达到预期相位差。

14.根据权利要求8所述的芯片内部时钟周期抖动测量方法，其特征在于，在计算所述待测时钟信号和所述时钟基准信号的相位差之后，所述方法还包括：

15.一种芯片，其特征在于，包括：权利要求1至7任一所述的芯片内部时钟周期抖动测量装置。