闪存器件的制造方法与流程

本申请涉及半导体制造，具体涉及一种闪存器件的制造方法。

背景技术：

1、embedded flash(简称eflash)产品中，存储区的闪存单元的位线和源线之间的侧墙结构与外围逻辑区的栅极侧墙在同样的工艺步骤中(同时)制备形成。

2、但是，随着逻辑区工艺节点进一步缩小，闪存单元的位线和源线之间的侧墙结构的厚度减薄，导致闪存单元的bv_bl_bl(bit line)位线击穿电压降低，不满足电性要求，有位线短路的风险。

3、在传统的eflash制备方法中，制备外围逻辑区的栅极的步骤在可是多晶硅材料制备存储区的最终的控制栅的步骤之前，并且在制备存储区的最终的控制栅之后，在同样的工艺步骤中制备存储区的闪存单元的位线和源线之间的侧墙结构与外围逻辑区的栅极侧墙，这样就无法在外围逻辑区的栅极侧墙不变的情况下调节存储区的闪存单元的位线和源线之间的侧墙结构的厚度，所以目前为满足电性要求，通常会在形成外围逻辑区的栅极以及形成存储区的最终的控制栅之后，同时增厚存储区的闪存单元的位线和源线之间的侧墙结构以及外围逻辑区的栅极侧墙，虽然闪存单元的位线和源线之间的侧墙结构的厚度增加了，但是外围逻辑区的栅极侧墙的厚度并不需要额外增加。

技术实现思路

1、本申请提供了一种闪存器件的制造方法，可以解决传统的eflash制备方法中，闪存单元的位线和源线之间的侧墙结构的厚度较薄导致位线击穿电压降低甚至短路的问题。

2、本申请实施例提供了一种闪存器件的制造方法，包括：

3、提供一衬底，所述衬底包含存储区和外围逻辑区，其中，所述存储区的衬底上形成有衬垫氧化层、浮栅层、ono层、控制栅层、第一硬掩膜层、隧穿氧化层、第一侧墙、第二侧墙、源线多晶硅层、保护层、第二硬掩膜层；所述外围逻辑区的衬底上形成有栅氧化层；

4、形成多晶硅材料层，所述多晶硅材料层覆盖所述存储区的第二硬掩膜层和外围逻辑区的栅氧化层；

5、去除所述存储区的多晶硅材料层、第二硬掩膜层和第一硬掩膜层；

6、去除所述存储区的所述第二侧墙外侧的控制栅层、ono层、浮栅层和衬垫氧化层；

7、形成第一材料层，所述第一材料层覆盖所述存储区的保护层以及第二侧墙外侧面、控制栅层外侧面、ono层外侧面、浮栅层外侧面和衬垫氧化层外侧面以及部分衬底表面，以及覆盖所述外围逻辑区的多晶硅材料层；

8、刻蚀去除所述存储区的保护层表面和部分衬底表面上的第一材料层以及所述外围逻辑区的多晶硅材料层表面上的第一材料层，以得到所述存储区的第三侧墙；

9、刻蚀所述外围逻辑区的多晶硅材料层，以得到所述外围逻辑区的栅极；

10、形成所述存储区的第四侧墙和所述外围逻辑区的侧墙结构，所述第四侧墙位于所述第三侧墙侧，所述侧墙结构位于所述栅极的两侧，其中，所述第三侧墙和所述第四侧墙构成所述存储区的位线和源线之间的侧墙结构。

11、可选的，在所述闪存器件的制造方法中，所述多晶硅材料层的厚度至少为

12、

13、可选的，在所述闪存器件的制造方法中，去除所述存储区的多晶硅材料层、第二硬掩膜层和第一硬掩膜层的步骤包括：

14、通过各向同性刻蚀工艺刻蚀去除所述存储区的多晶硅材料层；

15、采用干法刻蚀工艺刻蚀去除所述存储区的第二硬掩膜层；

16、采用湿法刻蚀工艺刻蚀去除所述存储区的第一硬掩膜层。

17、可选的，在所述闪存器件的制造方法中，形成所述存储区的第四侧墙和所述外围逻辑区的侧墙结构，所述第四侧墙位于所述第三侧墙侧，所述侧墙结构位于所述栅极的两侧的步骤包括：

18、形成第二材料层，所述第二材料层覆盖所述存储区的保护层、第三侧墙和部分衬底表面，以及覆盖所述外围逻辑区的栅极；

19、刻蚀去除所述存储区的保护层表面和部分衬底表面上的第二材料层以及所述外围逻辑区的栅极上表面的第二材料层和部分衬底表面上的第二材料层，以得到所述存储区的子侧墙一和所述外围逻辑区的侧墙层一；

20、形成第三材料层，所述第三材料层覆盖所述存储区的保护层、子侧墙一和部分衬底表面，以及覆盖所述外围逻辑区的栅极、侧墙层一和部分衬底表面；

21、刻蚀去除所述存储区的保护层表面和部分衬底表面上的第三材料层以及所述外围逻辑区的栅极上表面的第三材料层和部分衬底表面上的第三材料层，以得到所述存储区的子侧墙二和所述外围逻辑区的侧墙层二；

22、形成第四材料层，所述第四材料层覆盖所述存储区的保护层、子侧墙二和部分衬底表面，以及覆盖所述外围逻辑区的栅极、侧墙层二和部分衬底表面；

23、刻蚀去除所述存储区的保护层表面和部分衬底表面上的第四材料层以及所述外围逻辑区的栅极上表面的第四材料层和部分衬底表面上的第四材料层，以得到所述存储区的子侧墙三和所述外围逻辑区的侧墙层三，其中，所述存储区的子侧墙一、子侧墙二和子侧墙三构成所述第四侧墙，所述外围逻辑区的侧墙层一、侧墙层二和侧墙层三构成所述侧墙结构。

24、可选的，在所述闪存器件的制造方法中，所述第一硬掩膜层的材质为氮化硅；所述保护层的材质为二氧化硅；所述第二硬掩膜层的材质为二氧化硅。

25、可选的，在所述闪存器件的制造方法中，所述第一材料层的材质为二氧化硅。

26、可选的，在所述闪存器件的制造方法中，所述第一侧墙至少包括第一氧化硅层、氮化硅层和第二氧化硅层，所述第一氧化硅层覆盖所述第二侧墙的部分内侧表面、所述控制栅层的内侧表面和所述ono层的内侧表面，所述氮化硅层覆盖所述第一氧化硅层的内侧表面，所述第二氧化硅层覆盖所述氮化硅层的内侧表面。

27、可选的，在所述闪存器件的制造方法中，所述第二侧墙的材质为二氧化硅。

28、可选的，在所述闪存器件的制造方法中，所述第二材料层的材质为氮化硅；所述第三材料层的材质为二氧化硅；所述第四材料层的材质为氮化硅。

29、本申请技术方案，至少包括如下优点：

30、本申请通过将刻蚀去除存储区的第二侧墙外侧的控制栅层以制备最终的控制栅的步骤安排在制备外围逻辑区栅极的步骤之前，并且在刻蚀去除存储区的第二侧墙外侧的控制栅层以制备最终的控制栅之后以及在制备外围逻辑区栅极之前，先淀积第一材料层，然后通过刻蚀第一材料层，额外制备存储区的第三侧墙，该第三侧墙可根据电性要求调节生长的厚度，最后在形成外围逻辑区栅极之后，在同样的步骤中形成存储区的第四侧墙和外围逻辑区的侧墙结构，本申请提供的闪存器件的制造方法可以在保持外围逻辑区的侧墙结构厚度不变的情况下，在存储区形成第三侧墙，从而增厚闪存单元的位线和源线之间的侧墙结构的总厚度，既避免了存储区闪存单元的位线与位线之间的击穿电压降低甚至位线短路的情况，又不会额外增加外围逻辑区的侧墙结构厚度，满足闪存器件的电性要求，也满足工艺节点进一步缩小的集成要求。

1.一种闪存器件的制造方法，其特征在于，包括：

2.根据权利要求1所述的闪存器件的制造方法，其特征在于，所述多晶硅材料层的厚度至少为

3.根据权利要求1所述的闪存器件的制造方法，其特征在于，去除所述存储区的多晶硅材料层、第二硬掩膜层和第一硬掩膜层的步骤包括：

4.根据权利要求1所述的闪存器件的制造方法，其特征在于，形成所述存储区的第四侧墙和所述外围逻辑区的侧墙结构，所述第四侧墙位于所述第三侧墙侧，所述侧墙结构位于所述栅极的两侧的步骤包括：

5.根据权利要求1所述的闪存器件的制造方法，其特征在于，所述第一硬掩膜层的材质为氮化硅；所述保护层的材质为二氧化硅；所述第二硬掩膜层的材质为二氧化硅。

6.根据权利要求1所述的闪存器件的制造方法，其特征在于，所述第一材料层的材质为二氧化硅。

7.根据权利要求1所述的闪存器件的制造方法，其特征在于，所述第一侧墙至少包括第一氧化硅层、氮化硅层和第二氧化硅层，所述第一氧化硅层覆盖所述第二侧墙的部分内侧表面、所述控制栅层的内侧表面和所述ono层的内侧表面，所述氮化硅层覆盖所述第一氧化硅层的内侧表面，所述第二氧化硅层覆盖所述氮化硅层的内侧表面。

8.根据权利要求1所述的闪存器件的制造方法，其特征在于，所述第二侧墙的材质为二氧化硅。

9.根据权利要求4所述的闪存器件的制造方法，其特征在于，所述第二材料层的材质为氮化硅；所述第三材料层的材质为二氧化硅；所述第四材料层的材质为氮化硅。