一种输入电容调整方法、屏蔽栅结构及芯片与流程

本发明属于半导体工艺，尤其涉及一种输入电容调整方法、屏蔽栅结构及芯片。

背景技术：

1、 采用屏蔽删的相关技术中，常规结构器件的栅源极电容（gate sourcecapacity）cgs较高；考虑到cgs由如图1所示的第一栅源极电容（101）cgs1和第二栅源极电容（102）cgs2并联得到；亦即：cgs=cgs1//cgs2=cgs1+cgs2，可通过减小第一栅源极电容（101）cgs1和/或第二栅源极电容（102）cgs2来实现。

2、如图2所示，给出了相关技术中采用细多晶硅条氧化的方式来减少cgs2的器件结构；但需要引入氧化热过程，且其工艺受到第一多晶硅宽度的限制，未能取得满意的效果。

技术实现思路

1、本发明公开了一种输入电容调整方法，于第三介质层构造步骤、第四选择性刻蚀步骤形成特定的结构；其中，第三介质层构造步骤于第一屏蔽栅多晶硅上方/外层淀积第三介质层，并于第四选择性刻蚀步骤保留第一屏蔽栅多晶硅上方/外层的第三介质层，再回刻第一屏蔽栅介质层以形成选择性回刻槽结构。

2、之前，可通过第一沟槽刻蚀步骤构造有侧壁的第一屏蔽栅介质层及第一屏蔽栅介质层上方/外层的第一屏蔽栅多晶硅，并通过第二多晶硅回刻步骤构造其回刻槽结构用于淀积第三介质层。

3、进一步地，在第四选择性刻蚀步骤中，使得第一屏蔽栅介质层的刻蚀速度高于所述第三介质层的刻蚀速度，以实现第一屏蔽栅介质层有选择的刻蚀；其中，第二多晶硅回刻步骤中，回刻其第一屏蔽栅多晶硅使得其外缘/顶部介于回刻槽结构的槽底与槽顶之间预设的高度；第一屏蔽栅介质层回刻使其顶部高于第一屏蔽栅多晶硅顶部。

4、进一步地，该输入电容调整方法，还可设置有第五栅氧成型步骤；该第五栅氧成型步骤通过淀积多晶硅并回刻来形成栅氧结构。

5、具体地，其栅氧结构与第一屏蔽栅多晶硅的剖面呈倒品字结构；通过调整该栅氧结构与第一屏蔽栅多晶硅之间的距离和/或空间位置，即可实现相关目标电容分布参数的调整。

6、进一步地，该输入电容调整方法，还可通过第六器件成型步骤生成相关的图形或线路，以实现预设的电路或逻辑；其第六器件成型步骤可通过构造预设芯片的阱区域、源区域、阱接触区域等，并通过金属化过程形成预设电路和/或图形。

7、此外，该输入电容调整方法还可通过金属化过程形成必要的电路组件；其中，金属化可形成有正面金属层和/或背面金属层。

8、相应地，本发明实施例还公开了一种屏蔽栅结构，包括栅氧结构与第一屏蔽栅多晶硅形成的复合结构；其中，栅氧结构与其第一屏蔽栅多晶硅的剖面呈倒品字结构；该栅氧结构可通过淀积多晶硅并回刻形成。

9、其中，栅氧结构可构造于选择性回刻槽结构中；该选择性回刻槽结构可经由第一屏蔽栅多晶硅上方/外层淀积第三介质层并保留该第一屏蔽栅多晶硅上方/外层的第三介质层，再回刻第一屏蔽栅介质层后形成。

10、具体地，该屏蔽栅结构中，其选择性回刻槽结构外围/侧壁可构造有第一屏蔽栅介质层及第一屏蔽栅介质层上方/外层的第一屏蔽栅多晶硅；其中，第三介质层可淀积于回刻槽结构。

11、进一步地，该屏蔽栅结构中，其回刻槽结构可经由第一屏蔽栅多晶硅及第三介质层分别回刻得到。

12、具体地，为了实现有选择的刻蚀，其第一屏蔽栅介质层的刻蚀速度高于所述第三介质层的刻蚀速度；其第一屏蔽栅多晶硅可经由回刻使其外缘/顶部介于回刻槽结构槽底与槽顶之间预设的高度，第一屏蔽栅介质层回刻使其顶部高于第一屏蔽栅多晶硅顶部。

13、其中，栅氧结构与第一屏蔽栅多晶硅之间的距离和/或空间位置需要符合预设的尺寸，用以调整目标电容的分布参数。

14、进一步地，该屏蔽栅结构还可用于构造预设芯片的线路和/或图形，可与相关的阱区域、源区域、阱接触区域及金属化区域一并用于构造预设的芯片；其中，金属化区域可以包括正面金属层和/或背面金属层。

15、同样地，本发明实施例还公开了一种芯片，包括如上任一项的屏蔽栅结构，并采用其屏蔽栅结构来调整芯片的输入电容和/或栅源极电容。

16、综上，本发明通过第三介质层的构造引入特殊材料并实现回刻过程的选择性，进而构造由栅氧结构与第一屏蔽栅多晶硅形成的倒品字形屏蔽栅结构，该结构减少了两层多晶硅之间的交叠电容；无须经过氧化热过程，其工艺亦不受多晶硅宽度的限制，可有效改善相关器件、芯片的输入电容特性。

17、需要说明的是，在本文中采用的“第一”、“第二”等类似的语汇，仅仅是为了描述技术方案中的各组成要素，并不构成对技术方案的限定，也不能理解为对相应要素重要性的指示或暗示；带有“第一”、“第二”等类似语汇的要素，表示在对应技术方案中，该要素至少包含一个。

1.一种输入电容调整方法，其特征在于包括：第三介质层构造步骤（930）、第四选择性刻蚀步骤（940）；所述第三介质层构造步骤（930）于第一屏蔽栅多晶硅（303）上方/外层淀积第三介质层（311），并于所述第四选择性刻蚀步骤（940）保留所述第一屏蔽栅多晶硅（303）上方/外层的所述第三介质层（311），回刻第一屏蔽栅介质层（302）形成选择性回刻槽结构（555）；其中，于第一沟槽刻蚀步骤（910）构造有侧壁之所述第一屏蔽栅介质层（302）及所述第一屏蔽栅介质层（302）上方/外层的所述第一屏蔽栅多晶硅（303），于第二多晶硅回刻步骤（920）构造有回刻槽结构（444）用于淀积所述第三介质层（311）。

2.如权利要求1所述的输入电容调整方法，其中：所述第四选择性刻蚀步骤（940）中，所述第一屏蔽栅介质层（302）的刻蚀速度高于所述第三介质层（311）的刻蚀速度；所述第二多晶硅回刻步骤（920）中，回刻所述第一屏蔽栅多晶硅（303）使其外缘/顶部介于所述回刻槽结构（444）槽底与槽顶之间预设的高度。

3.如权利要求1或2所述的输入电容调整方法，还包括第五栅氧成型步骤（950）；所述第五栅氧成型步骤（950）淀积多晶硅并回刻形成栅氧结构（304）。

4.如权利要求3所述的输入电容调整方法，其中：所述栅氧结构（304）与所述第一屏蔽栅多晶硅（303）剖面呈倒品字结构；调整所述栅氧结构（304）与所述第一屏蔽栅多晶硅（303）之间的距离和/或空间位置关系以调整目标电容的分布参数。

5.如权利要求1、2或4中任一项所述的输入电容调整方法，还包括第六器件成型步骤（960）；所述第六器件成型步骤（960）构造预设芯片（800）的阱区域（305）、源区域（306）、阱接触区域（309）并进行金属化以形成预设电路和/或图形。

6.如权利要求5所述的输入电容调整方法，其中：所述金属化过程形成有正面金属层（308）和/或背面金属层（310）。

7.一种屏蔽栅结构，包括栅氧结构（304）与第一屏蔽栅多晶硅（303）复合结构；其中，所述栅氧结构（304）与所述第一屏蔽栅多晶硅（303）剖面呈倒品字结构；所述栅氧结构（304）通过淀积多晶硅并回刻形成。

8.如权利要求7所述的屏蔽栅结构，其中：所述栅氧结构（304）构造于选择性回刻槽结构（555）中；所述选择性回刻槽结构（555）经由第一屏蔽栅多晶硅（303）上方/外层淀积第三介质层（311），并保留所述第一屏蔽栅多晶硅（303）上方/外层的所述第三介质层（311），回刻第一屏蔽栅介质层（302）形成。

9.如权利要求8所述的屏蔽栅结构，其中：所述选择性回刻槽结构（555）外围/侧壁构造有所述第一屏蔽栅介质层（302）及所述第一屏蔽栅介质层（302）上方/外层的所述第一屏蔽栅多晶硅（303），所述第三介质层（311）淀积于回刻槽结构（444）。

10.如权利要求9所述的屏蔽栅结构，其中：所述回刻槽结构（444）经由所述第一屏蔽栅多晶硅（303）及所述第三介质层（311）回刻得到。

11.如权利要求10所述的屏蔽栅结构，其中：所述第一屏蔽栅介质层（302）的刻蚀速度高于所述第三介质层（311）的刻蚀速度；所述第一屏蔽栅多晶硅（303）经由回刻使其外缘/顶部介于所述回刻槽结构（444）槽底与槽顶之间预设的高度；所述第一屏蔽栅介质层（302）回刻使其顶部高于所述第一屏蔽栅多晶硅（303）顶部。

12.如权利要求7至11中任一项所述的屏蔽栅结构，其中：所述栅氧结构（304）与所述第一屏蔽栅多晶硅（303）之间的距离和/或空间位置符合预设的尺寸，用以调整目标电容的分布参数。

13.如权利要求12所述的屏蔽栅结构，还包括用于构造预设芯片（800）线路的阱区域（305）、源区域（306）、阱接触区域（309）及金属化区域。

14.如权利要求13所述的屏蔽栅结构，其中：所述金属化区域包括正面金属层（308）和/或背面金属层（310）。

15.一种芯片（800），包括：如权利要求7至14中任一项所述的屏蔽栅结构；所述屏蔽栅结构用于调整所述芯片的输入电容和/或栅源极电容。