碳化硅基集成半导体器件及其制备方法与流程
技术特征：
1.一种碳化硅基集成半导体器件，其特征在于，包括：
2.根据权利要求1所述的碳化硅基集成半导体器件，其特征在于，所述发射极与所述势垒金属层相连接，且覆盖所述势垒金属层。
3.根据权利要求1所述的碳化硅基集成半导体器件，其特征在于，还包括：
4.根据权利要求3所述的碳化硅基集成半导体器件，其特征在于，所述第一子掺杂区和所述第二子掺杂区的掺杂浓度范围为1e14cm-3～1e20cm-3。
5.根据权利要求1所述的碳化硅基集成半导体器件，其特征在于，还包括：
6.根据权利要求1所述的碳化硅基集成半导体器件，其特征在于，还包括：
7.根据权利要求1所述的碳化硅基集成半导体器件，其特征在于，所述外延层包括中部区域和边缘区域，所述中部区域包括所述第一掺杂区、一部分所述第二掺杂区和一部分所述外延层，所述边缘区域包括另一部分所述第二掺杂区和另一部分所述外延层；所述第二掺杂区包括多个相互间隔的条状区域。
8.一种碳化硅基集成半导体器件的制备方法，其特征在于，包括如下步骤：
9.根据权利要求8所述的碳化硅基集成半导体器件的制备方法，其特征在于，在步骤在所述第一掺杂区内形成第二导电类型的第三掺杂区之后，且在步骤在所述外延层背离所述衬底层的一侧表面形成栅氧化层之前，还包括：
10.根据权利要求9所述的碳化硅基集成半导体器件的制备方法，其特征在于，在步骤对部分所述第一掺杂区、部分所述第三掺杂区以及所述第二掺杂区进行第一离子掺杂之后，还包括：
11.根据权利要求10所述的碳化硅基集成半导体器件的制备方法，其特征在于，在步骤对所述外延层的中部区域、所述第一掺杂区和所述第三掺杂区进行第二离子掺杂之后，还包括：
12.根据权利要求11所述的碳化硅基集成半导体器件的制备方法，其特征在于，在步骤去除所述保护层之后，且在步骤在所述外延层背离所述衬底层的一侧表面形成栅氧化层之前，还包括：
13.根据权利要求8所述的碳化硅基集成半导体器件的制备方法，其特征在于，在步骤在所述栅氧化层背离所述衬底层的一侧表面上形成栅极之后，且在步骤在所述外延层背离所述衬底层的一侧表面形成势垒金属层之前，还包括：
14.根据权利要求13所述的碳化硅基集成半导体器件的制备方法，其特征在于，在步骤在所述栅极上形成静电防护层之后，且在步骤在所述外延层背离所述衬底层的一侧表面形成势垒金属层之前，还包括：
15.根据权利要求14所述的碳化硅基集成半导体器件的制备方法，其特征在于，在步骤在所述栅极和所述栅氧化层的外侧包覆钝化层之后，且在步骤在所述外延层背离所述衬底层的一侧表面形成势垒金属层之前，还包括：
技术总结
本发明涉及半导体技术领域，公开了碳化硅基集成半导体器件及其制备方法。碳化硅基集成半导体器件包括：衬底层、外延层、第一掺杂区、第二掺杂区、第三掺杂区、栅氧化层、栅极、势垒金属层、发射极和集电极，势垒金属层设置在外延层背离衬底层的一侧表面，势垒金属层与外延层和第二掺杂区相接触以形成肖特基接触；发射极与外延层与第三掺杂区相对远离栅氧化层的一侧相连接以形成欧姆接触，发射极与栅氧化层和栅极隔离设置。在碳化硅外延层上将IGBT芯片和SBD芯片高效融合集成为一颗芯片，利用SBD芯片低正向阻抗、开关时延短的性能，无须进行模块合封即可高效实现IGBT的功能，提升开关速度，有效减少IGBT芯片承受的正反向电流冲击和饱和压降。
技术研发人员：陈德朋,蒋正勇
受保护的技术使用者：苏州德信芯片科技有限公司
技术研发日：
技术公布日：2024/11/26
技术研发人员：陈德朋,蒋正勇
技术所有人：苏州德信芯片科技有限公司
备 注：该技术已申请专利，仅供学习研究，如用于商业用途，请联系技术所有人。
声 明 ：此信息收集于网络，如果你是此专利的发明人不想本网站收录此信息请联系我们，我们会在第一时间删除