一种高速低功耗逻辑开关的制作方法

本发明涉及电子，尤其是一种高速低功耗逻辑开关。

背景技术：

1、高速低功耗逻辑开关技术方案目前未通过其他方式进行公开。

2、高速低功耗逻辑开关对模拟电压信号，根据电压上升或下降的时间及电平高低，当电平达到高或低触发门限，打开开关输出数字编码。

3、在目前的逻辑开关电路中，只能通过电平高低触发，并输出相应的高电平、低电平，是纯逻辑类电路，一般均由一组或多组门电路，通过需要实现的组合逻辑构成，用以反映一个或多个输入信号的状态或组合状态。

4、目前逻辑开关电路，均为纯逻辑电路，对输入信号没有增加时间变量的约束，也就是无法通过输出结果来反映输入信号电平的变化快慢。

技术实现思路

1、为了解决上述现有技术中存在的问题，本发明提供一种高速低功耗逻辑开关。

2、本发明解决其技术问题所采用的技术方案是：

3、一种高速低功耗逻辑开关，包括有时钟频率模块、逻辑模块和开关模块。

4、时钟频率模块采用类d触发器方式，对外部时钟输入脚p1输入的外部时钟信号进行整理，消除干扰信号后从触发器电路的输出脚o15输出。从产品外部将触发器电路的输出脚o15输出信号短接到电路时钟输入端p2，电路时钟输入端p2信号经过d触发器、缓冲器及门电路，将电路时钟输入端p2信号整理成同频率不同占空比的信号。时钟频率模块的功能是根据输入的工作时钟外部时钟输入脚p1，进行分频，产生两路时钟信号clk1和时钟信号clk2。

5、逻辑模块对输入的模拟信号电平，通过采样电路在翻转门槛节点p5、翻转门槛节点p3输出不同的电平。逻辑模块的功能是用于对输入的模拟信号进行采集。逻辑模块的工作原理是：当模拟信号电平达到高电平触发条件2.5v时，触发高电平逻辑通道，在输出端o9输出占空比为50%的信号，输出端o11输出7个触发器时钟信号clk的高电平，输出端o12输出与输出端o11反相，同时，输出信号的频率与输出端o9一致。同理，当模拟信号电平降低至0.3v时，触发低电平通道，在输出端o10输出占空比为50%的信号，输出端o13输出7个触发器时钟信号clk的高电平，输出端o14输出与输出端o11反相，同时，输出信号的频率与输出端o10一致。

6、开关模块针对翻转门槛节点p5、翻转门槛节点p3的不同电平进行触发，打开开关模块开关，使触发器时钟信号clk信号通过，触发器时钟信号clk并经过与门及反相器电路，输出到不同的输出管脚。开关模块的工作原理是：积分电压信号在达到高或低电压触发条件时，由开关模块控制输出相应的时钟频率。

7、本发明还具有以下附加技术特征：

8、作为本发明技术方案进一步具体优化的：在时钟频率模块，将外部系统提供的时钟信号，通过分频调制，产生相同频率不同占空比的两组时钟信号clk1和时钟信号clk2；时钟信号clk1的高电平为7倍的外部时钟周期；时钟信号clk2的高电平为4倍周期的外部时钟周期。

9、作为本发明技术方案进一步具体优化的：在逻辑控制模块和开关模块，外部的积分电平由翻转门槛节点p4输入，通过分压电平调制，得到翻转门槛节点p3的高电平信号或翻转门槛节点p5的低电平信号；当翻转门槛节点p3的高电平信号大于2.5v的门限电平，开关电路打开高电平通道，从输出端o9输出时钟信号clk2的频率信号，同时，开关电路控制将时钟信号clk1频率信号由输出端o12输出，输出端o11输出输出端o12的反相信号，这一组信号的频率均相同。

10、作为本发明技术方案进一步具体优化的：当翻转门槛节点p5的低电平信号低于0.3v门限电平时，开关电路打开低电平通道，从输出端o10输出时钟信号clk2的频率信号，同时，开关电路控制将时钟信号clk1频率信号由输出端o14输出，输出端o13输出输出端o12的反相信号，这一组信号的频率均相同。

11、本发明和现有技术相比，其优点在于：

12、本发明的高速低功耗逻辑开关，工作时钟可达1.024mhz，通过工作时钟及输入信号电平变化，输出数字编码。依据工作时钟，对输出数字编码进行解码，可以得到输入信号电平变化状态及变化时间。

13、本发明的高速低功耗逻辑开关，主要应用于i/f（电流转换为频率）领域，目前传统实现i/f转换的方案包括积分电路、电压调制电路、逻辑控制电路、开关电路、恒流源电路、温敏可调电流电路。

14、本发明是将传统i/f转换电路方案中的电压调制电压、逻辑控制电路和开关电路进行了集成化设计，简化了i/f转换电路方案设计难度和设计方案，对电流变化的信号，利用积分电路转换电压信号输入该低功耗高速逻辑开关，输出相应的频率信号，大大降低了目前i/f转换电路板卡的复杂度和成本，同时提高了i/f转换电路板卡系统的稳定性。

1.一种高速低功耗逻辑开关，其特征在于：包括有时钟频率模块、逻辑模块和开关模块；其中：

2.根据权利要求1所述的一种高速低功耗逻辑开关，其特征在于：在时钟频率模块，将外部系统提供的时钟信号，通过分频调制，产生相同频率不同占空比的两组时钟信号clk1和时钟信号clk2；时钟信号clk1的高电平为7倍的外部时钟周期；时钟信号clk2的高电平为4倍周期的外部时钟周期。

3.根据权利要求1所述的一种高速低功耗逻辑开关，其特征在于：在逻辑控制模块和开关模块，外部的积分电平由翻转门槛节点p4输入，通过分压电平调制，得到翻转门槛节点p3的高电平信号或翻转门槛节点p5的低电平信号；当翻转门槛节点p3的高电平信号大于2.5v的门限电平，开关电路打开高电平通道，从输出端o9输出时钟信号clk2的频率信号，同时，开关电路控制将时钟信号clk1频率信号由输出端o12输出，输出端o11输出输出端o12的反相信号，这一组信号的频率均相同。

4.根据权利要求1所述的一种高速低功耗逻辑开关，其特征在于：当翻转门槛节点p5的低电平信号低于0.3v门限电平时，开关电路打开低电平通道，从输出端o10输出时钟信号clk2的频率信号，同时，开关电路控制将时钟信号clk1频率信号由输出端o14输出，输出端o13输出输出端o12的反相信号，这一组信号的频率均相同。