一种高密度半导体晶圆MIM电容及其制备方法

本发明属于半导体器件，具体涉及一种高密度半导体晶圆mim电容及其制备方法。

背景技术：

1、半导体存储器件通常包含多个用以存储大量信息的存储器单元，每个存储器单元又包含用于存储电荷的电容器以及用于开启和关闭电容器的充电通道和放电通道的对应的场效应晶体管；在大规模集成电路中，电容的集成结构大致分为四类：mos(metal-oxide-semiconductor)电容、p-n结电容、pip(poly-insulator-poly)电容和mim(metal-insulator-metal)电容，其中，mos电容和p-n结电容受晶体管工作电压和电流影响较大，可能导致电路不稳定，pip电容的电极板为多晶硅，接触电阻大、寄生电容多，需要复杂的热处理工艺，对器件性能有较大影响，而mim电容器件采用金属电极和平板结构，有效降低了与互连线的接触电阻和寄生电容，具有优良的导电性能，因此被视为一种新型的替代传统集成电路电容的选择。

2、然而，随着半导体工艺的进步和芯片集成度的提高，器件尺寸不断缩小，使得每个部件占据的面积也在减少；电容器作为占据大面积的器件，节省其空间尤为重要，然而，现有的mim电容器制备和设置方式增加了芯片面积的占用，使在半导体晶圆上难于实现大容量的电容。

3、现有技术中，公开号为“cn 104681403 a”、名称为“半导体器件及其形成方法”的发明，公开了在半导体衬底上方第二层间介质层内形成凹槽，在凹槽内依次形成金属阻挡层、绝缘层、第三金属层，金属阻挡层覆盖凹槽的底部、侧壁以及凸起的侧壁和顶部，通过形成互连结构的同时形成mim电容，增加单位面积电容量，节约芯片面积；但该发明未能在衬底背面制作凹槽，依然未解决衬底背面充分利用的问题。

4、现有技术中，公开号为“cn 116013907 a”、名称为“一种集成电路的大功率旁路电容结构的制作方法、旁路电容和功放芯片”的发明，公开了获取正面具有gan外延层的衬底，在所述gan外延层上方制作上电极层，对衬底背面进行背孔刻蚀以形成盲孔，刻蚀深度止于gan外延层，所述盲孔位于所述上电极层下方，在所述盲孔内进行金属化，以形成下电极层；该发明通过在衬底背面刻蚀形成盲孔的方法，利用gan外延层上方的上电极层和盲孔内的下电极层，减少了下电极互连线，使得其占用芯片面积少，寄生电感小，但未能很好地提高芯片上的电容量。

技术实现思路

1、为了克服上述现有技术的缺点，本发明的目的在于提供一种高密度半导体晶圆mim电容及其制备方法；通过在常规mim电容衬底背面引入背面工艺，在芯片背面刻蚀多个背通孔，刻蚀深度直至正面常规mim电容的底电极层，在刻蚀好的多个背通孔中制备背通孔mim电容；由于背通孔结构可以增加有效的电极表面积，将芯片背面利用起来，在占用同样的芯片面积下，正面常规mim电容和背通孔mim电容结合可以实现更高的电容值，达到节约芯片面积，降低成本的目的。

2、为了实现上述目的，本发明采用的技术方案是：

3、一种高密度半导体晶圆mim电容，包含衬底层1，沿所述衬底层1的一侧依次设置有半导体外延层2、底电极层3、上电容介质层4、顶电极层5，所述衬底层1和半导体外延层2中设置有背通孔9，所述背通孔9贯穿衬底层1和半导体外延层2，深度直至底电极层3，所述背通孔9内表面和与其相邻的衬底层1外表面沿远离底电极层3的方向依次设置有背通孔内金属层8、下电容介质层7、背面金属层6；所述底电极层3和背通孔内金属层8相接，形成电极接触；底电极层3和顶电极层5之间形成正面常规mim电容，背通孔内金属层8和背面金属层6间形成背通孔mim电容。

4、所述衬底层1的材料为砷化镓(gaas)、磷化铟(inp)、碳化硅(sic)、硅(si)、蓝宝石、氮化镓(gan)中的一种，衬底层1减薄后的厚度为50-200μm。

5、所述半导体外延层2的材料为三族砷化物、三族磷化物、碳化硅(sic)、硅(si)、三族氮化物中的任意一种或多种的叠层，厚度为50-2000nm。

6、所述底电极层3的材料为氮化钛(tin)、氮化钽(tan)、钛(ti)、钨(w)、铝(al)、金(au)中的任意一种或多种的叠层，厚度为100-1000nm。

7、所述上电容介质层4的材料为二氧化硅(sio2)、氮化硅(sin)、氧化铝(al2o3)、氧化铪(hfo2)、五氧化二钽(ta2o5)中的任意一种或多种的叠层，厚度为5-300nm。

8、所述顶电极层5的材料为氮化钛(tin)、氮化钽(tan)、钛(ti)、钨(w)、铝(al)、金(au)中的任意一种或多种的叠层，厚度为100-1000nm。

9、所述背通孔内金属层8的材料为氮化钛(tin)、氮化钽(tan)、钛(ti)、钨(w)、镍(ni)、铝(al)、金(au)的任意一种或多种的叠层，厚度为100-1000nm。

10、所述下电容介质层7的材料为二氧化硅(sio2)、氮化硅(sin)、氧化铝(al2o3)、氧化铪(hfo2)、五氧化二钽(ta2o5)中的任意一种或多种的叠层，厚度为5-300nm。

11、所述背面金属层6的材料为氮化钛(tin)、氮化钽(tan)、钛(ti)、钨(w)、镍(ni)、铝(al)、金(au)中的任意一种或多种的叠层，厚度为100-1000nm。

12、一种高密度半导体晶圆mim电容的制备方法，包括以下步骤：

13、s1：清洗衬底层1，去除衬底层1表面油脂和污染物，并用高纯氮气吹干衬底层；

14、s2：基于步骤s1，在所述吹干后的衬底层1表面，采用金属有机物化学气相外延(mocvd)方法沉积半导体外延层2；

15、s3：基于步骤s2，在所述沉积的半导体外延层2表面，采用磁控溅射方法制备底电极层3；

16、s4：基于步骤s3，在所述制备的底电极层3表面，采用等离子体增强原子层沉积(peald)方法制备上电容介质层4，并将制备的上电容介质层4在氧气气氛中退火；

17、s5：基于步骤s4，在所述退火后的上电容介质层4表面，采用光刻-剥离工艺，制备形成图案化的顶电极层5；

18、s6：基于步骤s5，对所述形成的图案化的顶电极层5所在的mim电容进行衬底层1减薄工艺；

19、s7：基于步骤s6，在所述减薄后的衬底层1的背面进行背通孔9制备工艺，对衬底层1和半导体外延层2进行刻蚀，刻蚀深度贯穿衬底层1和半导体外延层2，直至与底电极层3接触上，形成刻蚀出的背通孔9；

20、s8：基于步骤s7，在所述刻蚀出的背通孔9内表面和与其相邻的衬底层1外表面，采用磁控溅射方法制备连通背通孔9内表面和与其相邻的衬底层1外表面的背通孔内金属层8；

21、s9：基于步骤s8，在所述制备的背通孔内金属层8表面，采用等离子体增强原子层沉积(peald)方法，制备下电容介质层7；

22、s10：基于步骤s9，在所述制备的在下电容介质层7表面，采用磁控溅射方法，制备背面金属层6，至此，工艺流程结束。

23、底电极层3和顶电极层5之间形成正面常规mim电容，背通孔内金属层8和背面金属层6间形成背通孔mim电容。

24、相比于现有技术，本发明的有益效果在于：

25、本发明提出了一种高密度半导体晶圆mim电容及其制备方法，通过引入背面工艺，在原有的常规mim电容背面，刻蚀出高深宽比的背通孔9，并在背通孔9内表面和衬底层1外表面制备出背通孔mim电容；由于背通孔结构可以增加有效的电极表面积，将常规mim电容背面利用起来，在占用同样的芯片面积下，正面常规mim电容和背通孔mim电容结合可以实现更高的电容值，达到节约芯片面积，降低成本的目的。