时钟发生器及时钟信号产生方法与流程

1.一种时钟发生器，其特征在于，包括：第一振荡器、倍频器、第二振荡器和逻辑单元；

2.根据权利要求1所述的时钟发生器，其特征在于，所述第二振荡器基于调节内部的充电电流以调节第二时钟信号相对于倍频时钟信号的相位，所述逻辑单元用于基于第二时钟信号的跳变沿和倍频时钟信号的跳变沿产生目标时钟信号。

3.根据权利要求1所述的时钟发生器，其特征在于，所述第一振荡器包括第一晶体管、第二晶体管、第一电阻、第一电容、第一开关和第一比较控制模块，所述第一晶体管的第一端和第二晶体管的第一端与第一电压相连，所述第一晶体管的控制端和第二晶体管的控制端与控制电压相连，所述第一晶体管的第二端与第一电阻的第一端相连，所述第二晶体管的第二端与第一电容的第一端以及第一开关的第一端相连，所述第一电阻的第二端、第一电容的第二端以及第一开关的第二端与第二电压相连，所述第一比较控制模块的第一端与第一电阻的第一端相连，所述第一比较控制模块的第二端与第一电容的第一端相连，所述第一比较控制模块基于第一电阻的第一端的电压和第一电容的第一端的电压产生用于控制第一开关闭合或断开的第一时钟信号。

4.根据权利要求1所述的时钟发生器，其特征在于，所述第二振荡器包括第三晶体管、电流型dac、第二电阻、第二电容、第二开关和第二比较控制模块，所述第三晶体管的第一端和电流型dac的第一端与第一电压相连，所述第三晶体管的第二端与第二电阻的第一端相连，所述第三晶体管的控制端用于接收控制电压，所述电流型dac的各控制端用于接收控制电压和校准码，所述电流型dac的第二端与第二电容的第一端以及第二开关的第一端相连，所述第二电阻的第二端、第二电容的第二端和第二开关的第二端与第二电压相连，所述电流型dac用于产生提供给第二电容充电的充电电流并基于校准码的控制调节充电电流，所述第二比较控制模块的第一输入端与第二电阻的第一端相连，所述第二比较控制模块的第二输入端与第二电容的第一端相连，所述第二比较控制模块用于基于第二电阻的第一端的电压和第二电容的第一端的电压产生用于控制第二开关闭合或断开的第二时钟信号。

5.根据权利要求1所述的时钟发生器，其特征在于，所述倍频器包括延迟单元和异或门，所述异或门的第一输入端与第一振荡器的输出端相连，所述异或门的第二输入端与延迟单元的输出端相连，所述延迟单元的输入端与第一振荡器的输出端相连，所述异或门的输出端用于输出倍频时钟信号。

6.根据权利要求1所述的时钟发生器，其特征在于，所述逻辑单元包括第一与非门和第二与非门，所述第一与非门的第一输入端与倍频器的输出端相连以接收倍频时钟信号，所述第一与非门的第二输入端与第二与非门的输出端相连，所述第二与非门的第一输入端与第一与非门的输出端相连，所述第二与非门的第二输入端与第二振荡器的输出端相连以接收第二时钟信号，所述第一与非门的输出端用于输出目标时钟信号。

7.根据权利要求2所述的时钟发生器，其特征在于，所述时钟发生器还包括占空比校准电路，所述占空比校准电路基于目标时钟信号和参考电压产生与用于调节充电电流的校准码相对应的调整指示信号。

8.根据权利要求7所述的时钟发生器，其特征在于，所述占空比校准电路包括滤波模块和比较输出模块，所述滤波模块的输入端与逻辑单元的输出端相连，所述比较输出模块的第一输入端与滤波模块的输出端相连，所述比较输出模块的第二输入端用于接收参考电压，所述比较输出模块的输出端输出调整指示信号。

9.一种时钟信号产生方法，其特征在于：

10.根据权利要求9所述的时钟信号产生方法，其特征在于，所述时钟信号产生方法包括：